多芯片并联大功率碳化硅模块的制作方法

技术特征：
1.多芯片并联大功率碳化硅模块，其特征在于，包括基板（1）、在基板（1）上布局的电路铜层以及设置于所述电路铜层上的半导体功率电子元件；所述半导体功率电子元件包括上桥功率芯片组（311）、下桥功率芯片组（312）、电极探针（32）及若干控制极电阻（33）；所述上桥功率芯片组（311）包括六个并联设置的半导体功率芯片（31），所述下桥功率芯片组（312）包括六个并联设置的半导体功率芯片（31）。2.根据权利要求1所述的多芯片并联大功率碳化硅模块，其特征在于，所述电路铜层包括用于连接上桥功率芯片组（311）的上桥半导体功率芯片导电区（211）、用于连接下桥功率芯片组（312）的下桥半导体功率芯片导电区（212）、用于连接电极探针（32）的电极探针导电区、用于连接控制极电阻（33）的控制极电阻导电区，以及输入电极区（4）和输出电极区（5），所述上桥半导体功率芯片导电区（211）、下桥半导体功率芯片导电区（212）、电极探针导电区、控制极电阻导电区、输入电极区（4）和输出电极区（5）相互之间独立设置。3.根据权利要求2所述的多芯片并联大功率碳化硅模块，其特征在于，所述上桥功率芯片组（311）上的六个并联设置的半导体功率芯片（31）在上桥半导体功率芯片导电区（211）上一字排开设置；所述下桥功率芯片组（312）上的六个并联设置的半导体功率芯片（31）在下桥半导体功率芯片导电区（212）上一字排开设置，所述上桥功率芯片组（311）与所述下桥功率芯片组（312）相互平行。4.根据权利要求3所述的多芯片并联大功率碳化硅模块，其特征在于，包括两个所述控制极电阻导电区，两个所述控制极电阻导电区分别位于所述上桥半导体功率芯片导电区（211）和所述下桥半导体功率芯片导电区（212）一侧。5.根据权利要求4所述的多芯片并联大功率碳化硅模块，其特征在于，两个所述控制极电阻导电区上分别连接六个控制极电阻（33），所述控制极电阻（33）与所述半导体功率芯片（31）一一对应设置。6.根据权利要求5所述的多芯片并联大功率碳化硅模块，其特征在于，两个所述控制极电阻导电区上的控制极电阻（33）成一字排开。7.根据权利要求2所述的多芯片并联大功率碳化硅模块，其特征在于，所述电极探针（32）包括第一电极探针组（321）及第二电极探针组（322），所述第一电极探针组（321）包括一个第一电极探针（3211）和一个第二电极探针（3212），所述第二电极探针组（322）包括一个第三电极探针（3221）和一个第四电极探针（3222）。8.根据权利要求7所述的多芯片并联大功率碳化硅模块，其特征在于，所述电极探针导电区包括用于连接所述第一电极探针（3211）的第一电极探针导电区（221）、用于连接所述第二电极探针（3212）的第二电极探针导电区（222）、用于连接所述第三电极探针（3221）的第三电极探针导电区（223），及用于连接所述第四电极探针（3222）的第四电极探针导电区（224），所述第一电极探针导电区（221）、第二电极探针导电区（222）、第三电极探针导电区（223）及第四电极探针导电区（224）相互独立设置。

技术总结
本发明涉及电力电子技术领域，公开了多芯片并联大功率碳化硅模块，包括基板、在基板上布局的电路铜层以及设置于电路铜层上的半导体功率电子元件；半导体功率电子元件包括上桥功率芯片组、下桥功率芯片组、电极探针及若干控制极电阻；上桥功率芯片组包括六个并联设置的半导体功率芯片，下桥功率芯片组包括六个并联设置的半导体功率芯片。上桥功率芯片组及下桥功率芯片组分别通过六个半导体功率芯片并联设置，有利于保证各并联芯片换流路径杂散电感参数分布保持一致，以实现良好的均流特性。且该布局方式减小了相邻芯片的热耦合影响，有利于提高功率半导体模块的最大输出功率，减小芯片的最大结温。芯片的最大结温。芯片的最大结温。


技术研发人员：李雯钰 毛赛君
受保护的技术使用者：忱芯电子（苏州）有限公司
技术研发日：2021.11.26
技术公布日：2023/2/17