阵列基板、显示面板以及显示装置的制作方法

本公开涉及显示，特别是涉及一种阵列基板、显示面板以及显示装置。

背景技术：

1、随着光场三维(three dimensional,3d)显示等新兴显示的兴起，对于背板的分辨率要求越来越高，由此带来的主要挑战：其一扫描信号线对应的扫描行数多，充电时间不足；其二数据传输困难，逻辑功耗大幅上升。当采用局部刷新时，能够解决以上挑战。因此，需要提供一种能够在每帧仅对部分区域进行刷新的显示产品。

技术实现思路

1、为了解决上述问题至少之一，本公开第一个方面提供一种阵列基板，包括：

2、衬底基板；

3、多个扫描信号线，位于衬底基板上，多个扫描信号线沿第一方向延伸，沿第二方向排列，第一方向与第二方向交叉；

4、多个数据信号线，位于衬底基板上，多个数据信号线沿第二方向延伸，沿第一方向排列；

5、多个像素电极，位于多个行扫描信号线和多个数据信号线划分的区域内；

6、多个驱动单元，与像素电极一一对应设置，驱动单元包括：第一晶体管和第二晶体管，

7、第一晶体管的第一极电连接至数据信号线，第二极电连接至第二晶体管的第一极，控制极电连接至扫描信号线，第二晶体管的第二极电连接至与其对应的像素电极，控制极接入选择控制信号，被配置为基于选择控制信号和扫描信号线的扫描信号的控制将数据信号线的数据信号写入像素电极。

8、可选地，驱动单元还包括：第三晶体管，

9、第三晶体管的第一极电连接至数据信号线，第二极电连接至第二晶体管的控制极，控制极电连接至选择信号线，

10、数据信号线在第一时段和与第一时段不同的第二时段分别写入选择控制信号和数据信号。

11、可选地，第二晶体管的控制极电连接至选择信号线，

12、驱动单元被配置为：基于选择信号线接入的选择控制信号和扫描信号线的扫描信号的控制将数据信号线的数据信号写入像素电极。

13、可选地，选择控制信号的高电平至少比数据信号的最高灰阶电压高2v。

14、可选地，像素电极的驱动时序包括刷新区和非刷新区，

15、处于刷新区的像素电极的选择信号线接入的选择控制信号向其刷新区前移多个h，其中h表示：扫描信号线扫描一行或一列像素电极所需时间。

16、可选地，处于刷新区的像素电极的选择信号线接入的选择控制信号向其非刷新区前移5～10个h。

17、可选地，选择信号线沿所述第二方向延伸，沿第一方向排列；或者

18、选择信号线沿所述第一方向延伸，沿第二方向排列。

19、可选地，阵列基板包括：阵列排布的多个像素电极和与像素电极一一对应的多个驱动单元，

20、沿第一方向排列的多个像素电极行的驱动单元共用同一选择信号线，多个相邻像素电极行的所述选择信号线电连接。

21、可选地，阵列基板还包括栅极驱动电路，栅极驱动电路的输出端与扫描信号线一一对应设置，以向扫描信号线提供扫描信号，

22、栅极驱动电路包括：译码器电路和与译码器电路的输出端电连接的输出电路，

23、译码器电路包括：n级译码器单元，第n级译码器单元包括an-1组译码器，第n-1级译码器单元包括an-1个输出端，

24、第n级译码器单元中，每组译码器中每个的使能端电连接至第n-1级译码器单元的一个输出端，每组译码器包括bn个译码器，每个译码器包括bn个输入端，bn个输入端对应电连接至log2bn对控制时钟信号线中满足预设编码的log2bn个控制时钟信号线，

25、每级译码器单元的各组译码器的输入端共用一组控制时钟信号线，

26、第n级译码器单元的输出端构成译码器电路的输出端，第1级译码器单元包括b1个译码器，b1个译码器的使能端接入待输出的扫描信号，b1＝a1，

27、输出电路包括b1×…×bn个输出单元，每个输出单元包括与一个译码器的输出端电连接的输入端，输出单元进一步电连接至输出时钟信号线，基于译码器单元的输出端的信号控制输出输出时钟信号线的时钟信号，

28、其中，n为大于1的正整数，n为大于等于2的正整数。

29、可选地，在第n级译码器单元中，译码器包括使能子单元和控制子单元，

30、使能子单元包括第四晶体管，第四晶体管的第一极和控制极电连接在一起并作为译码器的使能端，第二极作为译码器的输出端，

31、控制子单元包括log2bn个第五晶体管，每个第五晶体管的第一极电连接至低电平信号端，第二极电连接至译码器的输出端，控制极根据预设编码分别电连接至log2bn对控制时钟信号线中的log2bn个控制时钟信号线，每对控制时钟信号线为一对互为反相的控制时钟信号。

32、可选地，阵列基板还包括与扫描信号线一一对应设置的栅极驱动电路，以向扫描信号线提供扫描信号，

33、栅极驱动电路包括：

34、输入单元，包括译码器单元和输入子单元，译码器单元电连接至多个输入端、第一时钟信号端、第二时钟信号端和第一上拉节点，配置为基于多个输入端构成的编码，中断第二时钟信号端到第一上拉节点的通路，输入子单元电连接至第二时钟信号端、第一电源信号端和第一上拉节点，配置为基于第二时钟信号端的电位将第一电源信号端的电位写入第一上拉节点；

35、上拉控制单元，电连接至第三时钟信号端、第一上拉节点和第二上拉节点，配置为基于第一上拉节点的电位以第三时钟信号端的信号上拉第二上拉节点的电位；

36、输出单元，电连接至第二上拉节点、第四时钟信号端和输出端，配置为基于第二上拉节点的电位将第四时钟信号的信号输出至输出端。

37、可选地，译码器单元包括：第六晶体管和多个第七晶体管，

38、多个第七晶体管中每个的第一极电连接至第一时钟信号端，第二极电连接至第一节点，控制极电连接至具有预设编码的多个输入端，第六晶体管的第一极电连接至第二时钟信号端，第二极电连接至第一上拉节点，控制极电连接至第一节点，

39、输入子单元包括第八晶体管，第八晶体管的第一极电连接至第一端电源信号端，第二极电连接至第一上拉节点，控制极电连接至第二时钟信号端。

40、可选地，上拉控制单元包括第九晶体管，第九晶体管的第一极电连接至第三时钟信号端，第二极电连接至第二上拉节点，控制极电连接至第一上拉节点。

41、可选地，输出单元包括第十晶体管和第一电容，第十晶体管的第一极电连接至第四时钟信号端，第二极电连接至输出端，控制极电连接至第二上拉节点，第一电容的第一极电连接至第二上拉节点，第二极电连接至输出端。

42、本公开第二个方面提供一种显示面板，包括：

43、上文所述的阵列基板；

44、与阵列基板对盒设置的彩膜基板；以及

45、设置在阵列基板与彩膜基板之间的液晶层。

46、本公开第三个方面提供一种显示装置，包括上文所述的显示面板。

47、本公开的有益效果如下：

48、本公开针对目前现有的问题，制定一种阵列基板、显示面板以及显示装置，通过在驱动单元中提供第二晶体管，并且第二晶体管的控制极接入选择控制信号，从而使得驱动单元基于选择控制信号和扫描信号线的扫描信号的控制将数据信号线的数据信号写入像素电极，从而能够利用选择控制信号控制第二晶体管实现对像素的分区选择，实现像素分区刷新，解决高分辨率带来的刷新行数多和数据功耗大的问题，具有广阔的应用前景。