显示面板、显示模组及显示装置的制作方法

本发明涉及显示，尤其涉及一种显示面板、显示模组及显示装置。

背景技术：

1、主动发光有机二极管显示面板(active-matrix organic light emittingdiode，amoled)由于在显示色彩饱和度、响应速度、功耗、可折叠方面具有液晶显示(liquidcrystal display，lcd)无法比拟的优势，逐渐占据高端手机的市场。然而，该显示面板还有待改进。

技术实现思路

1、本发明提供了一种显示面板、显示模组及显示装置，可以改善显示残影和显示不均，提升显示质量。

2、根据本发明的一方面，提供了一种显示面板，包括：多个像素、多个时钟信号线组和与多个时钟信号线组对应的多个栅极驱动电路；

3、各所述时钟信号线组包括第一时钟信号线和第二时钟信号线，各所述栅极驱动电路包括依次级联连接的多个移位寄存单元，每个所述移位寄存单元与至少一行像素连接；

4、每一所述栅极驱动电路中的各个所述移位寄存单元分别连接对应的时钟线信号组中的第一时钟信号线和第二时钟信号线；

5、各个所述时钟信号线组中，各所述第一时钟信号线传输的时钟信号的脉冲之间依次延时一个预设时长，且相邻两个所述第一时钟信号线传输的时钟信号的脉冲存在交叠；

6、各个所述时钟信号线组中，各所述第二时钟信号线传输的时钟信号的脉冲之间依次延时一个预设时长，且相邻两个所述第二时钟信号线传输的时钟信号的脉冲存在交叠。

7、可选的，所述移位寄存单元用于向连接的一行像素中的像素电路的第一功能晶体管输出栅极控制信号，相邻行的像素连接的所述移位寄存单元输出的栅极控制信号的有效脉冲存在交叠；所述相邻行的像素连接的所述移位寄存单元位于不同的所述栅极驱动电路中。

8、可选的，所述第一功能晶体管为数据写入晶体管。

9、可选的，第h级移位寄存单元向连接的第h行像素中像素电路的第一初始化晶体管输出的第一扫描信号作为第(h-2)行像素中像素电路的第一功能晶体管接入的栅极控制信号；h大于或等于3。

10、优选地，所述第一初始化晶体管用于初始化像素电路中驱动晶体管的栅极。

11、可选的，第n行的像素连接的所述移位寄存单元输出的栅极控制信号的有效脉冲与第(n+2)行的像素连接的所述移位寄存单元输出的栅极控制信号的有效脉冲间隔设置，n为正整数；所述第n行的像素连接的所述移位寄存单元和所述第(n+2)行的像素连接的所述移位寄存单元位于同一所述栅极驱动电路中。

12、可选的，所述显示面板包括f个时钟信号线组和f个栅极驱动电路，第(fm+q)行像素连接第q个栅极驱动电路，m为大于或等于0的整数,q为大于或等于1且小于或等于f的正整数。

13、可选的，各个所述移位寄存单元均包括第一时钟信号端和第二时钟信号端；

14、同一栅极驱动电路中，

15、第(2i+1)个移位寄存单元的第一时钟信号端连接所述栅极驱动电路对应的时钟信号线组中的第一时钟信号线，所述第二时钟信号端连接所述栅极驱动电路对应的时钟信号线组中的第二时钟信号线；

16、第(2i+2)个移位寄存单元的第一时钟信号端连接所述栅极驱动电路对应的时钟信号线组中的第二时钟信号线，所述第二时钟信号端连接所述栅极驱动电路对应的时钟信号线组中的第一时钟信号线；i为大于或等于0的整数。

17、可选的，所述显示面板包括两个所述时钟信号线组和两个栅极驱动电路，其中一个所述栅极驱动电路中包括各奇数级移位寄存单元，另一个所述栅极驱动电路中包括各偶数级移位寄存单元。

18、可选的，各奇数级移位寄存单元对应连接各奇数行的像素，各偶数级移位寄存单元连接各偶数行的像素；

19、可选的，最后一个时钟信号线组中的第一时钟信号线传输的时钟信号的脉冲与第一个时钟信号线组中的第二时钟信号线传输的时钟信号的脉冲相邻且交叠，第一个时钟信号线组中的第二时钟信号线传输的时钟信号的脉冲延时于最后一个时钟信号线组中的第一时钟信号线传输的时钟信号的脉冲预设时长；

20、或者，最后一个时钟信号线组中的第二时钟信号线传输的时钟信号的脉冲与第一个时钟信号线组中的第一时钟信号线传输的时钟信号的脉冲相邻且交叠，第一个时钟信号线组中的第一时钟信号线传输的时钟信号的脉冲延时于最后一个时钟信号线组中的第二时钟信号线传输的时钟信号的脉冲预设时长。

21、可选的，所述栅极控制信号的有效脉冲的时长大于行周期，其中，所述行周期等于1/刷新频率/等效子像素行数。

22、可选的，显示面板还包括多条栅线、多条第一数据线和多条第二数据线；

23、所述移位寄存单元通过所述栅线连接一行像素，以向所述像素中的像素电路传输栅极控制信号；

24、一列像素中，位于奇数行的各像素连接同一条所述第一数据线，位于偶数行的各像素连接同一条所述第二数据线。

25、可选的，所述显示面板还包括分时复用电路，所述分时复用电路包括多个输入端和多个输出端组，一个输入端对应至少一个输出端组，所述输出端组包括两个输出端，分别连接所述第一数据线和所述第二数据线，同一输出端组所连接的第一数据线和所述第二数据线连接同一列像素；

26、所述分时复用电路用于控制各输入端分时向对应的各输出端传输数据电压。

27、可选的，所述分时复用电路包括多个分时复用模块，所述分时复用模块包括至少一个分时复用单元，所述分时复用单元分别连接一个输入端和一个输出端组，同一所述分时复用模块中的各分时复用单元连接同一所述输入端；

28、所述分时复用电路还包括至少一个选通信号线组，一个所述分时复用单元连接一个所述选通信号线组；所述选通信号线组包括第一选通信号线和第二选通信号线；所述第一选通信号线传输的选通信号用于控制所述输入端是否与对应的第一数据线连通，所述第二选通信号线传输的选通信号用于控制所述输入端是否与对应的第二数据线连通。

29、可选的，所述分时复用模块包括至少两个分时复用单元，同一所述分时复用模块中不同的所述分时复用单元连接于不同的所述选通信号线组。

30、可选的，将相邻两行所述像素对应的数据电压写入第一数据线和第二数据线的过程中，各所述选通信号线组中的第一选通信号线上的选通信号的脉冲相邻；各所述选通信号线组中的第二选通信号线上的选通信号的脉冲相邻。

31、可选的，同一所述分时复用模块中，最后一个所述分时复用单元连接的第一选通信号线的脉冲与第一个所述分时复用单元连接的第二选通信号线的脉冲相邻。

32、可选的，同一所述分时复用模块中多个所述分时复用单元对应的像素列顺序排布。

33、可选的，第n行像素中的像素电路的数据写入晶体管接入的栅极控制信号的有效脉冲结束的时刻同时于或早于第(n+2)行像素所连接的数据线开始充电的时刻，n为正整数。

34、可选的，第n行像素中的像素电路的数据写入晶体管接入的栅极控制信号的有效脉冲结束的时刻与第(n+2)行像素所连接的数据线开始充电的时刻之间的时间间隔小于设定时长。

35、可选的，第n行像素连接第k数据线，k为1或2；

36、所述数据线开始充电的时刻为第n行像素连接的第k数据线对应的所述分时复用单元所连接的第一个第k选通信号线的有效脉冲的起始时刻；其中，第一个第k选通信号线为同一所述分时复用模块中，第一个所述分时复用单元连接的第k选通信号线。

37、可选的，第(n+1)行像素连接的第k数据线对应的所述分时复用单元所连接的最后一个第k选通信号线的有效脉冲所在的时段位于第n行像素中的像素电路的数据写入晶体管接入的栅极控制信号的有效脉冲所在的时段内，k为1或2；其中，最后一个第k选通信号线为同一所述分时复用模块中，最后一个所述分时复用单元连接的第k选通信号线。

38、可选的，第n行像素中的像素电路的数据写入晶体管接入的栅极控制信号的有效脉冲与第n行像素所连接的数据线的充电时间交叠，n为正整数。

39、可选的，第n行像素连接第k数据线，k为1或2。

40、第n行像素中的像素电路的数据写入晶体管接入的栅极控制信号的有效脉冲与最后一个第k选通信号线的有效脉冲交叠；其中，最后一个第k选通信号线为同一所述分时复用模块中，最后一个所述分时复用单元连接的第k选通信号线。

41、可选的，第n行像素中的像素电路的数据写入晶体管接入的栅极控制信号的有效脉冲的开始时刻晚于或同时于最后一个第k选通信号线的有效脉冲的开始时刻。

42、可选的，任意两个选通信号线传输的选通信号的脉冲宽度的差值小于设定宽度阈值。

43、根据本发明的另一方面，提供了另一种显示面板，包括多个像素和多个栅极驱动电路；

44、各所述栅极驱动电路包括依次级联连接的多个移位寄存单元，每个所述移位寄存单元与至少一行像素连接；所述移位寄存单元用于向连接的一行像素输出栅极控制信号，相邻行的像素连接的所述移位寄存单元输出的栅极控制信号的有效脉冲存在交叠。

45、根据本发明的又一方面，提供了一种显示模组，包括任一项所述的显示面板。

46、根据本发明的再一方面，提供了一种显示装置，包括上述所述的显示模组。

47、本实施例中，通过设置各个时钟信号线组中，各第一时钟信号线传输的时钟信号的脉冲之间依次延时一个预设时长，且相邻两个第一时钟信号线传输的时钟信号的脉冲存在交叠，各第二时钟信号线传输的时钟信号的脉冲之间依次延时一个预设时长，且相邻两个第二时钟信号线传输的时钟信号的脉冲存在交叠，以使相邻的栅极驱动电路中同一级移位寄存单元向对应行像素输出的栅极控制信号的脉冲存在交叠，使得相邻行的像素至少在部分时长内同时进行数据电压的写入，进而增加数据电压写入的时间，提高显示效果。

48、应当理解，本部分所描述的内容并非旨在标识本发明的实施例的关键或重要特征，也不用于限制本发明的范围。本发明的其它特征将通过以下的说明书而变得容易理解。