一种驱动背板及其驱动方法、发光装置与流程

本公开涉及但不限于显示，具体涉及一种驱动背板以及驱动方法、发光装置。

背景技术：

1、在液晶发光装置中，可以采用具有局域调光功能的led驱动背板作为被动式显示面板的背光源。通过将驱动器电路集成在led驱动背板上，可以克服传统的被动式行列扫描的控制方式所导致的控制复杂度较高和led阵列发光不连续易闪烁的问题。

2、需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

技术实现思路

1、以下是对本技术详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。

2、第一方面，本公开提供了一种驱动背板，包括：外部电路和多个器件控制区域，至少一个器件控制区域包括多个驱动器电路和多个器件单元，至少一个驱动器电路与至少两个器件单元电连接；所述驱动器电路包括逻辑控制子电路、寄存器和至少两个输出引脚，所述输出引脚与驱动器电路电连接的器件单元一一对应，且与对应的器件单元电连接，所述寄存器被配置为存储与每个输出引脚对应的至少两个时延数据；

3、所述外部电路，与多个器件控制区域电连接，被配置为在同一时间向多个器件控制区域发送驱动数据；

4、所述逻辑控制子电路，被配置为根据所述驱动数据生成与至少两个输出引脚一一对应的驱动控制信号，并根据所述时延数据控制向输出引脚发送驱动控制信号的时刻，所述驱动控制信号被配置为控制流经对应的所述输出引脚的电流；

5、多个驱动器电路中的一个驱动器电路中的寄存器中存储的多个时延数据中的一个时延数据，与多个驱动器电路中的另一个驱动器电路中的寄存器中存储的多个时延数据中的任一个时延数据具有不同的数值。

6、在示例性实施方式中，所述驱动器电路还包括：数据接收引脚和中继引脚；在同一器件控制区域，所述多个驱动器电路级联连接，第一级驱动器电路的数据接收引脚和第n级驱动器电路的中继引脚分别与外部电路电连接，第n级驱动器电路的中继引脚与第n+1级驱动电路的数据接收引脚电连接，n＝1、2、……、n-1，n为器件控制区域包括的驱动器电路的数量；

7、所述驱动数据包括地址信息和多个级联的驱动器电路对应的驱动信息；

8、所述数据接收引脚被配置为接收驱动数据；

9、所述逻辑控制子电路，分别与数据接收引脚和中继引脚电连接，还被配置为判断所述驱动数据的地址信息与所述驱动器电路的地址信息是否匹配，在所述驱动数据的地址信息与所述驱动器电路的地址信息匹配的状态下，获得驱动器电路对应的驱动信息，并对地址信息进行更新，生成包含更新后的地址信息和多个级联的驱动器电路对应的驱动信息的驱动数据；

10、所述中继引脚被配置为发送逻辑控制子电路生成的驱动数据。

11、在示例性实施方式中，所述时延数据包括：第一时延数据和第二时延数据，所述第二时延数据包括第一子时延数据至第k子时延数据，k为驱动器电路的输出引脚的总数；

12、所述寄存器包括：第一寄存器和第二寄存器；所述第一寄存器被配置为存储第一时延数据，所述第二寄存器被配置为存储第二时延数据；

13、所述第二寄存器包括：k个子寄存器，第k个子寄存器被配置为存储第k个子时延数据，k＝1、2、……、k。

14、在示例性实施方式中，所述时延数据包括第一时延数据和第二时延数据，所述第二时延数据包括第一子时延数据至第k子时延数据，k为驱动器电路的输出引脚的总数；

15、所述寄存器包括：k个子寄存器，第k个子寄存器被配置为存储第一时延数据与第k个子时延数据的和，k＝1、2、……、k。

16、在示例性实施方式中，所述逻辑控制子电路被配置为根据所述第一时延数据获得所述逻辑控制子电路所在的驱动器电路对应的基础延迟时间；根据所述第二时延数据和所述基础延迟时间，获得所述逻辑控制子电路所在的驱动器电路向每个输出引脚发送驱动控制信号的时刻，根据所述逻辑控制子电路所在的驱动器电路向每个输出引脚发送驱动控制信号的时刻，向逻辑控制子电路所在的驱动器电路的每个输出引脚发送驱动控制信号。

17、在示例性实施方式中，位于同一器件控制区域的不同驱动器电路存储的第一时延数据不同，同一驱动器电路存储的第一子时延数据至第k子时延数据不同。

18、在示例性实施方式中，分别属于不同器件控制区域的至少两个驱动器电路存储的时延数据相同。例如，属于不同器件控制区域的第i级驱动器电路存储的时延数据相同，i＝1、2、……、n。

19、在示例性实施方式中，位于同一器件控制区域的不同驱动器电路对应的基础延迟时间满足如下关系：

20、tf≤t1＝t2＝……＝tn＜td

21、其中，tf＝num_data*8*m/v，tf为一个器件控制区域中从第一级驱动器电路开始接收驱动数据到最后一级驱动器电路完成接收驱动数据所经历的时间，td为一帧画面显示时间，num_data为一个器件控制区域中传输的驱动数据的字节总数，m为在发送一比特数据时所转换成的比特数目。

22、在示例性实施方式中，第i级驱动器电路存储的第k子时延数据d2_k(以十进制数表示)由下述公式计算得到d2_k＝k(i-1)+k。

23、在示例性实施方式中，第i级驱动器电路向第k个输出引脚发送驱动控制信号的时刻stk根据如下公式获得：

24、stk＝ti+dt2_k

25、其中，dt2_k＝d2_k*ts，dt2_k为第i级驱动器电路存储的第k子时延数据对应的延迟时间，d2_k为第i级驱动器电路存储的第k子时延数据，ts为驱动控制信号的周期。

26、在示例性实施方式中，位于同一器件控制区域的不同驱动器电路存储的第一时延数据相等，同一驱动器电路存储的第一子时延数据至第k子时延数据互不相等。

27、在示例性实施方式中，位于同一器件控制区域的不同驱动器电路对应的基础延迟时间满足如下关系：

28、t1＜t2＜……＜tn＜td

29、其中，td为一帧画面显示时间。

30、在示例性实施方式中，第i级驱动器电路存储的第一时延数据对应的延迟时间dt1满足以下关系：

31、rti+1-rti＜dt1vtf

32、其中，rti为第i级驱动器电路接收驱动数据的时间点，rti+1为第i级驱动器电路接收驱动数据的时间点，tf为一个器件控制区域中从第一级驱动器电路开始接收驱动数据到最后一级驱动器电路完成接收驱动数据所经历的时间，tf＝num_data*8*m/v，num_data为一个器件控制区域中传输的驱动数据的字节总数，m为在发送一比特数据时所转换成的比特数。

33、在示例性实施方式中，第i级驱动器电路向第k个输出引脚发送驱动控制信号的时刻stk根据如下公式获得：

34、stk＝ti+dt2

35、其中，dt2＝d2*ts，dt2为第i级驱动器电路存储的任一个子时延数据对应的延迟时间，d2为第i级驱动器电路存储的任一个子时延数据，ts为驱动控制信号的周期。

36、在示例性实施方式中，所述驱动器电路还包括：芯片电源引脚和接地引脚；所述芯片电源引脚被配置为向所述驱动器电路加载用于驱动所述驱动器电路工作的芯片电源电压；所述接地引脚被配置为向所述驱动器电路加载接地电压；

37、所述驱动器电路的多个引脚排列成两个引脚列，至少一个所述引脚列包括沿第一方向排列的多个引脚；所述多个输出引脚位于同一引脚列中，所述芯片电源引脚、所述接地引脚、所述数据接收引脚和所述中继引脚位于同一所述引脚列中。

38、在示例性实施方式中，所述外部电路包括：电源输入子电路、控制子电路、直流转换子电路和稳压子电路；

39、所述电源输入子电路，分别与直流转换子电路和稳压子电路电连接，被配置为提供电源信号，所述电源信号包括第一电源信号和第二电源信号，所述第一电源信号的电压值小于所述第二电源信号的电压值；

40、所述直流转换子电路，分别与器件控制区域和控制子电路电连接，被配置为将第一电源信号转换为第一控制电源信号，将第二电源信号转换为器件电源信号；

41、所述稳压子电路，被配置为将第一电源信号转换为第二控制电源信号；

42、所述控制子电路，被配置为在第一控制电源和第二控制电源信号的作用下，向器件控制区域的第一级驱动器电路的数据接收引脚发送驱动数据。

43、在示例性实施方式中，至少一个器件控制区域还包括：芯片电源走线、接地电压走线、反馈走线、器件电源走线以及驱动数据走线；所述驱动数据走线包括n个子走线；

44、所述芯片电源走线，分别与控制子电路和多个驱动器电路的芯片电源引脚电连接，所述接地电压走线，分别与控制子电路和多个驱动器电路的接地引脚电连接，所述器件电源走线，分别与直流转换子电路和多个驱动器电路电连接的器件单元电连接，所述反馈走线，分别与控制子电路和最后一级驱动器电路的中继引脚电连接，第一个子走线分别与控制子电路和第一级驱动器电路的数据接收引脚电连接，第z个子走线分别与第z-1级驱动器电路的中继引脚和第z级驱动器电路的数据接收引脚电连接，z＝2、3、……、n。

45、在示例性实施方式中，在同一器件控制区域，多个级联的驱动器电路沿第一方向排布，驱动器电路电连接的多个器件单元位于驱动器电路的同一侧，所述芯片电源走线、所述接地电压走线、所述反馈走线、所述器件电源走线以及所述驱动数据走线中的任一走线至少部分沿第一方向延伸；

46、所述芯片电源走线和所述器件电源走线分别位于驱动器电路的两侧，所述驱动数据走线、所述反馈走线和所述芯片电源走线位于同一侧，且驱动数据走线和反馈走线位于芯片电源走线靠近驱动器电路的一侧，所述器件电源走线与所述驱动器电路电连接的多个器件单元位于同一侧，且器件电源走线位于所述驱动器电路电连接的多个器件单元远离驱动器电路的一侧。

47、在示例性实施方式中，所述器件单元包括一个功能元件或者多个电连接的功能元件；

48、所述驱动背板包括依次层叠设置的基底、驱动电路层和器件层；

49、所述驱动电路层包括依次层叠于所述基底上的驱动走线层、第一绝缘层和金属布线层；所述驱动走线层的厚度大于所述金属布线层的厚度；

50、所述驱动走线层至少包括：所述接地电压走线、所述器件电源走线、所述芯片电源走线、所述驱动数据走线和所述反馈走线；

51、所述金属布线层至少包括：器件焊盘、芯片焊盘和布线走线；

52、所述功能元件和所述驱动器电路位于所述器件层；所述功能元件与所述器件焊盘绑定连接，所述驱动器电路与所述芯片焊盘绑定连接，所述器件焊盘和所述芯片焊盘与所述驱动走线层之间，且通过所述布线走线电连接；

53、第二方面，本公开还提供了一种发光装置，包括上述驱动背板。

54、第三方面，本公开还提供了一种驱动背板的驱动方法，被配置为驱动所述驱动背板，所述方法包括：

55、数据接收引脚接收驱动数据；

56、根据驱动数据生成与至少两个输出引脚一一对应的驱动控制信号，并根据时延数据控制向输出引脚发送驱动控制信号的时刻，以使得不同驱动器电路向输出引脚发送驱动控制信号的时刻不同，所述驱动控制信号被配置为控制流经对应的所述输出引脚的电流。

57、在示例性实施方式中，所述驱动数据包括地址信息和驱动信息，所述方法还包括：

58、判断由所述数据接收引脚接收到的驱动数据的地址信息与所述驱动器电路的地址信息是否匹配，在所述驱动数据的地址信息与所述驱动器电路的地址信息匹配的状态下，获得驱动器电路对应的驱动信息，并对地址信息进行更新，生成包含更新后的地址信息和多个级联的驱动器电路对应的驱动信息的驱动数据；

59、中继引脚发送由逻辑控制子电路生成的驱动数据；

60、所述逻辑控制子电路向输出引脚发送驱动控制信号的时刻与所述中继引脚发送由逻辑控制子电路生成的驱动数据的时刻不重合。

61、在示例性实施方式中，所述时延数据包括第一时延数据和第二时延数据，所述根据时延数据控制向输出引脚发送驱动控制信号的时刻包括：

62、根据所述第一时延数据获得所述逻辑控制子电路所在的驱动器电路对应的基础延迟时间；

63、根据所述第二时延数据和所述基础延迟时间，获得所述逻辑控制子电路所在的驱动器电路向每个输出引脚发送驱动控制信号的时刻；

64、根据所述逻辑控制子电路所在的驱动器电路向每个输出引脚发送驱动控制信号的时刻向逻辑控制子电路所在的驱动器电路的每个输出引脚发送驱动控制信号。

65、在阅读并理解了附图和详细描述后，可以明白其他方面。