一种栅极驱动电路、显示面板及显示面板的驱动控制方法与流程

本技术涉及显示驱动，具体提供一种栅极驱动电路、显示面板及显示面板的驱动控制方法。

背景技术：

1、现有的显示装置中有的需要进行分区域显示，并分别对不同的区域进行显示控制。以柔性显示面板为例，柔性显示面板可以进行折叠显示，在柔性显示面板处于展开状态时上、下两个半屏均显示；在柔性显示面板处于折叠状态时，只需要上、下两个半屏中的一个显示。相关技术中，为了降低功耗，通过增加一组帧起始脉冲信号的方式来控制下半屏是否显示。

2、但该方法在柔性显示面板处于展开状态时，由于增加的帧起始脉冲信号，与上半屏中用于和下半屏衔接的栅极驱动电路的输出很容易存在差异，导致输出信号的连续性被打断，从而导致处于展开状态时柔性显示面板折叠位置的显示异常。

技术实现思路

1、本技术旨在解决上述技术问题，即，解决现有进行分区显示时在不同显示区域的交界位置处容易出现显示异常的问题。

2、在第一方面，本技术提供了一种栅极驱动电路，应用于显示面板，所述显示面板包括第一显示区域和第二显示区域，

3、所述栅极驱动电路包括级联的第一栅极驱动子电路和第二栅极驱动子电路，其中所述第一栅极驱动子电路包括级联的多个第一移位寄存器，用于为所述第一显示区域提供栅极驱动信号，所述第二栅极驱动子电路包括级联的多个第二移位寄存器，用于为所述第二显示区域提供栅极驱动信号；

4、所述第一移位寄存器和所述第二移位寄存器均至少包括输入单元和输出单元；

5、其中，所述多个第一移位寄存器中的每个输入单元通过各自的第一控制信号端与第一电压信号线连接，第二移位寄存器中的每个输入单元通过各自的第一控制信号端与第一控制信号线连接；

6、当进行栅极驱动扫描时，所述多个第一移位寄存器中的每个输入单元被配置为基于第一电压信号而使得对应的输出单元依序输出有效栅极驱动信号；所述多个第二移位寄存器中的每个输入单元被配置为基于第一控制信号端的电压而使得对应的输出单元输出有效栅极驱动信号或非有效栅极驱动信号。

7、在一些实施例中，所述输入单元包括第一输入控制晶体管和第一晶体管，

8、其中，所述第一晶体管的第一极与输入信号端连接，所述第一晶体管的第二极与所述第一输入控制晶体管的第一极连接，所述第一晶体管的控制极与第一时钟信号端连接，所述第一输入控制晶体管的第二极与第一节点连接，所述第一输入控制晶体管的控制极与所述第一控制信号端连接；或者

9、所述第一输入控制晶体管的第一极与输入信号端连接，所述第一输入控制晶体管的第二极与所述第一晶体管连接的第一极连接，所述第一输入控制晶体管的控制极与所述第一控制信号端连接，所述第一晶体管的第二极与所述第一节点连接，所述第一晶体管的控制极与第一时钟信号端连接；

10、其中，对于所述第一移位寄存器中的输入单元，所述输入信号端用于与起始帧信号线或与当前第一移位寄存器级联的上一级第一移位寄存器的输出端连接；

11、对于所述第二移位寄存器中的输入单元，所述输入信号端用于与当前第二移位寄存器级联的上一级移位寄存器的输出端连接。

12、在一些实施例中，所述第一移位寄存器和所述第二移位寄存器还包括第一处理单元、第二处理单元、第三处理单元、第一稳定单元和第二稳定单元；

13、所述第一处理单元被配置为根据第一节点的电压控制第四节点的电压；以使所述输出单元基于所述第一节点和所述第四节点的电压输出所述有效栅极驱动信号或所述非有效栅极驱动信号；

14、所述第二处理单元耦接到第六节点，并被配置为响应于第二时钟信号控制所述第四节点的电压；

15、所述第三处理单元被配置为基于所述第一电压信号分别控制第二节点和第七节点，所述第七节点设置在所述第一节点和所述输出单元之间的连接线上；

16、所述第一稳定单元耦接在所述第二节点和所述第六节点之间，并被配置为限制所述第二节点的压降宽度；

17、所述第二稳定单元耦接在所述第一节点和所述第七节点之间，并被配置为限制所述第一节点的压降宽度。

18、在一些实施例中，所述第三处理单元包括第二晶体管、第三晶体管、第四晶体管、第五晶体管和第三电容；所述第二晶体管的第一极与所述第一时钟信号端连接，所述第二晶体管的第二极与第二节点连接，所述第二晶体管的控制极与所述第一节点连接；所述第三晶体管的第一极与第一电压信号端连接，所述第三晶体管的第二极与所述第二节点连接，所述第三晶体管的控制极与第一时钟信号端连接；所述第四晶体管的第一极与第二时钟信号端连接，所述第四晶体管的第二极与第五节点连接，所述第四晶体管的控制极与第七节点连接；所述第五晶体管的第一极与第二电压信号端连接，所述第五晶体管的第二极与所述第五节点连接，所述第五晶体管的控制极与所述第二节点连接；所述第三电容的第一极与所述第五节点连接，所述第三电容的第二极与所述第四晶体管的控制极连接。

19、在一些实施例中，所述第二稳定单元包括第十二晶体管，所述第十二晶体管的第一极与所述第一节点连接，所述第十二晶体管的第二极与第七节点连接，所述第十二晶体管的控制极与第一电压信号端连接。

20、在一些实施例中，所述输入单元包括第一输入控制晶体管、第一晶体管和第十四晶体管，

21、其中，所述第一输入控制晶体管的第一极与输入信号端连接，所述第一输入控制晶体管的第二极分别与所述第一晶体管的第一极和所述第十四晶体管的第一极连接，所述第一输入控制晶体管的控制极与所述第一控制信号端连接；所述第一晶体管的第二极与所述第一节点连接，所述第十四晶体管的第二极与第八节点连接，所述第一晶体管的控制极和所述第十四晶体管的控制极均与第一时钟信号端连接；

22、或者，

23、所述输入单元包括第一输入控制晶体管、第二输入控制晶体管、第一晶体管和第十四晶体管，

24、其中，所述第一晶体管的第一极和所述第十四晶体管的第一极均与输入信号端连接，所述第一晶体管的控制极和所述第十四晶体管的控制极均与第一时钟信号端连接，所述第一晶体管的第二极与所述第一输入控制晶体管的第一极连接，所述第十四晶体管的第二极与所述第二输入控制晶体管的第一极连接，所述第一输入控制晶体管的第二极与第一节点连接，所述第二输入控制晶体管的第二极与第八节点连接，所述第一输入控制晶体管的控制极和所述第二输入控制晶体管的控制极均与第一控制信号端连接；

25、其中，对于所述第一移位寄存器中的输入单元，所述输入信号端用于与起始帧信号线或与当前第一移位寄存器级联的上一级第一移位寄存器的输出端连接；

26、对于所述第二移位寄存器中的输入单元，所述输入信号端用于与当前第二移位寄存器级联的上一级移位寄存器的输出端连接。

27、在一些实施例中，所述第一移位寄存器和所述第二移位寄存器还包括第一处理单元、第二处理单元、第三处理单元、第一稳定单元和第二稳定单元；

28、所述第一处理单元被配置为根据第一节点的电压控制第四节点的电压；以使所述输出单元基于所述第一节点和所述第四节点的电压输出所述有效栅极驱动信号或所述非有效栅极驱动信号；

29、所述第二处理单元耦接到第六节点，并被配置为响应于第二时钟信号控制所述第四节点的电压；

30、所述第三处理单元被配置为基于所述第一电压信号分别控制第二节点和第七节点，所述第七节点设置在所述第一节点和所述输出单元之间的连接线上；

31、所述第一稳定单元耦接在所述第二节点和所述第六节点之间，并被配置为限制所述第二节点的压降宽度；

32、所述第二稳定单元耦接在所述第一节点和所述第七节点之间，并被配置为限制所述第一节点的压降宽度。

33、在一些实施例中，所述第三处理单元包括第二晶体管、第三晶体管、第四晶体管、第五晶体管、第三电容和第十六晶体管；所述第二晶体管的第一极与所述第一时钟信号端连接，所述第二晶体管的第二极与第二节点连接，所述第二晶体管的控制极与所述第一节点连接；所述第三晶体管的第一极与第一电压信号端连接，所述第三晶体管的第二极与所述第二节点连接，所述第三晶体管的控制极与第一时钟信号端连接；所述第四晶体管的第一极与第二时钟信号端连接，所述第四晶体管的第二极与第五节点连接，所述第四晶体管的控制极与第十六晶体管的控制极连接；所述第五晶体管的第一极与第二电压信号端连接，所述第五晶体管的第二极与所述第五节点连接，所述第五晶体管的控制极与所述第二节点连接；所述第三电容的第一极与所述第五节点连接，所述第三电容的第二极与所述第四晶体管的控制极连接；所述第十六晶体管的第一极和控制极均与第九节点连接，所述第十六晶体管的第二极与第七节点连接。

34、在一些实施例中，所述第二稳定单元包括第十二晶体管和第十五晶体管；所述第十二晶体管的第一极与所述第一节点连接，所述第十二晶体管的第二极与第七节点连接，所述第十二晶体管的控制极与第一电压信号端连接；所述第十五晶体管的第一极与所述第八节点连接，所述第十五晶体管的第二极与第九节点连接，所述第十五晶体管的控制极与第一电压信号端连接。

35、在一些实施例中，所述第一处理单元包括第二电容、第八晶体管和第十三晶体管；所述第二电容的第一极与第二电压信号端连接，所述第二电容的第二极与所述第四节点连接，所述第八晶体管的第一极与所述第二电压信号端连接，所述第八晶体管的第二极与所述第四节点连接，所述第八晶体管的控制极与所述第一节点连接；所述第十三晶体管的第一极与所述第二电压信号端连接，所述第十三晶体管的第二极与所述第一节点连接，所述第十三晶体管的控制极与第二控制信号端连接；

36、其中，对于所述第一移位寄存器中的第十三晶体管，所述第二控制信号端用于与第二控制信号线连接，所述第十三晶体管用于响应于所述第二控制信号线的电压导通或关断；对于所述第二移位寄存器中的第十三晶体管，所述第二控制信号端用于与第三控制信号线连接，所述第十三晶体管用于响应于所述第三控制信号线的电压导通或关断，当导通时，将所述第二电压信号端的电压提供给所述第一节点，以保证所述第二显示区域不显示。

37、在一些实施例中，所述第二处理单元包括第一电容、第六晶体管和第七晶体管；所述第一电容的第一极与所述第六节点连接，所述第一电容的第二极与第三节点连接；所述第六晶体管的第一极与第二时钟信号端连接，所述第六晶体管的第二极与所述第三节点连接，所述第六晶体管的控制极与所述第六节点连接；所述第七晶体管的第一极与所述第三节点连接，所述第七晶体管的第二极与所述第四节点连接，所述第七晶体管的控制极与所述第二时钟信号端连接。

38、在一些实施例中，所述输出单元包括第九晶体管和第十晶体管；所述第九晶体管的第一极与第二电压信号端连接，所述第九晶体管的第二极与输出端连接，所述第九晶体管的控制极与所述第四节点连接；所述第十晶体管的第一极与第一电压信号端连接，所述第十晶体管的第二极与输出端连接，所述第十晶体管的控制极与第七节点连接。

39、在一些实施例中，所述第一稳定单元包括第十一晶体管，所述第十一晶体管的第一极与第二节点连接，所述第十一晶体管的第二极与第六节点连接，所述第十一晶体管的控制极与第一电压信号端连接。

40、在第二方面，本技术提供了一种显示面板，其包括：

41、第一显示区域和第二显示区域；

42、围绕所述第一显示区域和第二显示区域的周边区域，其中所述周边区域包括上述任一项的栅极驱动电路。

43、在第三方面，本技术提供了一种显示面板的驱动控制方法，其应用于上述所述的显示面板，所述方法包括：

44、当进行栅极驱动扫描时，针对多个第一移位寄存器中的每个输入单元，基于向第一控制信号端提供的第一电压信号控制输入单元，以使对应的输出单元依序输出有效栅极驱动信号；以及，针对多个第二移位寄存器中的每个输入单元，基于向第一控制信号端提供的第一控制信号控制输入单元，以使对应的输出单元输出有效栅极驱动信号或非有效栅极驱动信号。

45、在采用上述技术方案的情况下，本技术能够提供一种栅极驱动电路，其可以应用于显示面板，所述显示面板包括第一显示区域和第二显示区域，其可以包括级联设置的第一栅极驱动子电路和第二栅极驱动子电路，第一栅极驱动子电路包括多个级联的第一移位寄存器，第二栅极驱动子电路包括多个级联的第二移位寄存器，第一移位寄存器和第二移位寄存器均至少包括输入单元和输出单元，多个第一移位寄存器中的每个输入单元通过各自的第一控制信号端与第一电压信号线连接，第二移位寄存器中的每个输入单元通过各自的第一控制信号端与第一控制信号线连接；当进行栅极驱动扫描时，多个第一移位寄存器中的每个输入单元被配置为基于第一电压信号而使得对应的输出单元依序输出有效栅极驱动信号；多个第二移位寄存器中的每个输入单元被配置为基于第一控制信号而使得对应的输出单元输出有效栅极驱动信号或非有效栅极驱动信号。以能够对第一显示区域和第二显示区域分别进行显示控制，同时保证控制时序的连续性，避免相关技术中需要通过增加帧起始脉冲信号对不同区域进行控制，容易在不同显示区域的交界位置处出现显示异常的问题。