像素电路和显示装置的制作方法

本发明涉及显示，尤其涉及一种像素电路和显示装置。

背景技术：

1、随着oled(有机发光而二极管)行业的不断更新迭代，也随之提出了很对适用于各种新功能的像素电路。针对目前常规使用的ltps(低温多晶硅)或ltpo(低温多晶氧化物)像素电路，都存在一个专利问题：补偿晶体管直接连接驱动晶体管的栅极和驱动晶体管的漏极。在相关技术中，为了减少采用的goa(设置于阵列基板上的栅极驱动电路)电路的个数，用于为驱动晶体管的栅极电位进行初始化的晶体管和用于进行补偿控制的补偿晶体管可能同时打开，而如若所述驱动晶体管的栅极与所述驱动晶体管的第二极之间不存在另一个栅极接入不同控制信号的晶体管时，在所述用于为驱动晶体管的栅极电位进行初始化的晶体管和用于进行补偿控制的补偿晶体管同时打开时，初始化电压会同时写入驱动晶体管的栅极和所述驱动晶体管的第二极，这样会影响驱动晶体管的stress(应力)。

技术实现思路

1、本发明的主要目的在于提供一种像素电路和显示装置，解决现有技术中补偿晶体管直接连接驱动晶体管的栅极和驱动晶体管的漏极，而使得用于为驱动晶体管的栅极电位进行初始化的晶体管和用于进行补偿控制的补偿晶体管同时打开时，初始化电压会同时写入驱动晶体管的栅极和所述驱动晶体管的第二极，这样会影响驱动晶体管的stress(应力)的问题。

2、在一个方面中，本发明实施例提供一种像素电路，包括发光元件和驱动晶体管；所述驱动晶体管的第一极与第一电压端电连接；

3、所述像素电路还包括设置于所述驱动晶体管的栅极与所述驱动晶体管的第二极之间的至少两个晶体管；所述驱动晶体管的第二极与发光元件电连接，所述驱动晶体管用于产生驱动所述发光元件的驱动电流；

4、所述至少两个晶体管中的至少两个晶体管的栅极接入的控制信号互不相同。

5、可选的，本发明至少一实施例所述的像素电路还包括第一发光控制电路和第二发光控制电路；

6、所述驱动晶体管的第一极通过所述第一发光控制电路与所述第一电压端电连接，所述驱动晶体管的第二极通过所述第二发光控制电路与所述发光元件的第一极电连接；所述发光元件的第二极与第二电压端电连接；

7、所述第一发光控制电路与第一发光控制端电连接，用于在所述第一发光控制端提供的控制信号的控制下，控制所述驱动晶体管的第一极与所述第一电压端之间连通；

8、所述第二发光控制电路与第二发光控制端电连接，用于在所述第二发光控制端提供的控制信号的控制下，控制所述驱动晶体管的第二极与所述发光元件的第一极之间连通。

9、可选的，所述第一发光控制端与所述第二发光控制端不同，所述第一发光控制端提供的控制信号与所述第二发光控制端提供的控制信号不同。

10、可选的，本发明至少一实施例所述的像素电路包括补偿控制电路、通断控制电路和储能电路；所述驱动晶体管的栅极与第一节点电连接；所述驱动晶体管的第一极与第二节点电连接，所述驱动晶体管的第二极与第三节点电连接；

11、所述补偿控制电路分别与补偿控制端、所述第一节点和第四节点电连接，用于在所述补偿控制端提供的补偿控制信号的控制下，控制所述第一节点与所述第四节点之间连通；

12、所述通断控制电路分别与通断控制端、所述第三节点和所述第四节点电连接，用于在所述通断控制端提供的通断控制信号的控制下，控制所述第三节点与所述第四节点之间连通；

13、所述储能电路与所述第一节点电连接，用于储存电能。

14、可选的，本发明至少一实施例所述的像素电路包括补偿控制电路、通断控制电路和储能电路；所述驱动晶体管的栅极与第一节点电连接；所述驱动晶体管的第一极与第二节点电连接，所述驱动晶体管的第二极与第三节点电连接；

15、所述补偿控制电路分别与补偿控制端、第四节点和第三节点电连接，用于在所述补偿控制端提供的补偿控制信号的控制下，控制所述第四节点与所述第三节点之间连通；

16、所述通断控制电路分别与通断控制端、所述第一节点和第四节点电连接，用于在所述通断控制端提供的通断控制信号的控制下，控制所述第一节点与所述第四节点之间连通；

17、所述储能电路与所述第四节点电连接，用于储存电能。

18、可选的，本发明至少一实施例所述的像素电路包括第一初始化电路；

19、所述第一初始化电路分别与第一初始控制端、第一初始电压端和所述第一节点电连接，用于在所述第一初始控制端提供的第一初始控制信号的控制下，将所述第一初始电压端提供的第一初始电压写入所述第一节点。

20、可选的，所述补偿控制端为第n级第一扫描端，所述通断控制端为第n级第二扫描端；或者，

21、所述补偿控制端为第n级第一扫描端；所述通断控制电路包括的晶体管为p型晶体管，所述通断控制端为低电平端；或者，

22、所述补偿控制端为第n级第三扫描端；所述通断控制电路包括的晶体管为n型晶体管，所述通断控制端为高电平端；

23、n为正整数。

24、可选的，所述第一发光控制端和所述第二发光控制端接入第n级第一发光控制信号，所述补偿控制端接入第n级第二发光控制信号，所述第一初始控制端接入第n-a级第二发光控制信号；n和a为正整数；或者，

25、所述第一发光控制端为第n级发光控制端，所述第二发光控制端为第n+1级发光控制端，所述补偿控制端为第n级第一扫描端，所述通断控制端为第n-1级第一扫描端；n为正整数；或者，

26、所述第一发光控制端接入第n级第一发光控制信号，所述第二发光控制端接入第n级第二发光控制信号，所述补偿控制端接入第n级第三发光控制信号，所述第一初始控制端接入第n-b级第三发光控制信号；n和b为正整数。

27、可选的，本发明至少一实施例所述的像素电路还包括第二初始化电路；

28、所述第二初始化电路分别与第二初始控制端、第二初始电压端和所述第二节点电连接，用于在所述第二初始控制端提供的第二初始控制信号的控制下，将所述第二初始电压端提供的第二初始电压写入所述第二节点。

29、可选的，本发明至少一实施例所述的像素电路还包括数据写入电路和第三初始化电路；

30、所述数据写入电路分别与写入控制端、数据线和所述第二节点电连接，用于在所述写入控制端提供的写入控制信号的控制下，将所述数据线提供的数据电压写入所述第二节点；

31、所述第三初始化电路分别与第三初始控制端、第三初始电压端和所述发光元件的第一极电连接，用于在所述第三初始控制端提供的第三初始控制信号的控制下，将所述第三初始电压端提供的第三初始电压写入所述发光元件的第一极。

32、可选的，所述补偿控制电路包括第一晶体管，所述通断控制电路包括第二晶体管；所述储能电路包括存储电容；

33、所述第一晶体管的栅极与所述补偿控制端电连接，所述第一晶体管的第一极与所述第一节点电连接，所述第一晶体管的第二极与所述第四节点电连接；

34、所述第二晶体管的栅极与所述通断控制端电连接，所述第二晶体管的第一极与所述第三节点电连接，所述第二晶体管的第二极与所述第四节点电连接；

35、所述存储电容的第一极板与所述第一节点电连接，所述存储电容的第二极板与直流电压端电连接。

36、可选的，所述补偿控制电路包括第一晶体管，所述通断控制电路包括第二晶体管；所述储能电路包括存储电容；

37、所述第一晶体管的栅极与所述补偿控制端电连接，所述第一晶体管的第一极与所述第四节点电连接，所述第一晶体管的第二极与所述第三节点电连接；

38、所述第二晶体管的栅极与所述通断控制端电连接，所述第二晶体管的第一极与所述第一节点电连接，所述第二晶体管的第二极与所述第四节点电连接；

39、所述存储电容的第一极板与所述第四节点电连接，所述存储电容的第二极板与直流电压端电连接。

40、可选的，所述第一发光控制电路包括第三晶体管，所述第二发光控制电路包括第四晶体管，所述第一初始化电路包括第五晶体管；

41、所述第三晶体管的栅极与所述第一发光控制端电连接，所述第三晶体管的第一极与第一电压端电连接，所述第三晶体管的第二极与所述驱动晶体管的第一极电连接；

42、所述第四晶体管的栅极与所述第二发光控制端电连接，所述第四晶体管的第一极与所述驱动晶体管的第二极电连接，所述第四晶体管的第二极与所述发光元件的第一极电连接；

43、所述第五晶体管的栅极与所述第一初始控制端电连接，所述第五晶体管的第一极与所述第一初始电压端电连接，所述第五晶体管的第二极与所述第一节点电连接。

44、可选的，所述第二初始化电路包括第六晶体管；

45、所述第六晶体管的栅极与所述第二初始控制端电连接，所述第六晶体管的第一极与所述第二初始电压端电连接，所述第六晶体管的第二极与所述第二节点电连接。

46、可选的，所述数据写入电路包括第七晶体管，所述第三初始化电路包括第八晶体管；

47、所述第七晶体管的栅极与所述写入控制端电连接，所述第七晶体管的第一极与所述数据线电连接，所述第七晶体管的第二极与所述第二节点电连接；

48、所述第八晶体管的栅极与所述第三初始控制端电连接，所述第八晶体管的第一极与所述第三初始电压端电连接，所述第八晶体管的第二极与所述发光元件的第一极电连接。

49、在第二个方面中，本发明实施例提供一种显示装置，其特征在于，包括上述的像素电路。

50、本发明至少一实施例所述像素电路和显示装置采用设置于所述驱动晶体管的栅极与所述驱动晶体管的第二极之间的至少两个晶体管，所述至少两个晶体管中的至少两个晶体管的栅极接入的控制信号互不相同，被不同的控制信号控制，以减少在初始化阶段，对驱动晶体管的应力的影响。