高密度集成的干扰抑制装置及电子装置的制作方法

本技术实施例涉及射频滤波器，尤其涉及一种高密度集成的干扰抑制装置及电子装置。

背景技术：

1、滤波器是现代通信系统的关键电路元件。随着射频前端系统复杂度提高，必须进一步微缩滤波器的尺寸以提高集成度。同时，随着无线频谱中信道越来越密集，为降低相邻信道间干扰、保证高可靠的无线接入，对系统中射频滤波器的带外抑制能力提出了更高的要求。然而，当今射频系统中广泛采用的片式滤波器绝大多数基于传统的电路结构，干扰抑制性能受限。同时，片式滤波器绝大多数采用平面集成方式，所需平面尺寸相对较大，难以满足通信系统高集成度的应用需求。

技术实现思路

1、针对上述问题，本实用新型的目的在于提出一种带外抑制和小型化突出的高密度集成的干扰抑制装置及电子装置。

2、本实用新型提出的高密度集成的干扰抑制装置基于频率响应存在衰减极点的第一带阻模块、第二带阻模块和支路模块，对上述模块内部构成及其之间的耦合关系进行设计，使得高密度集成的干扰抑制装置的频率响应实现至少三个带外传输零点，具有优秀的噪声抑制能力和频率选择性能。

3、根据本实用新型的一方面，提供了一种高密度集成的干扰抑制装置，包括：

4、第一带阻模块，其包含第一容性结构和与第一容性结构并联耦合的第一感性结构，第一带阻模块的频率响应存在衰减极点；第二带阻模块，其包含第一连接端、第二连接端、第一公共端、第二容性结构、第三容性结构、第二感性结构和第一电位端，第二容性结构、第一公共端配置在第一连接端与第二连接端之间的耦合路径上，第三容性结构配置在第一公共端与第一电位端之间的耦合路径上，第二感性结构配置在第二容性结构与第一电位端之间的耦合路径上；第二带阻模块的频率响应存在衰减极点；支路模块，支路模块包含第三连接端、第二电位端、第三带阻模块和至少一个第四容性结构；第三带阻模块包含第五容性结构和与第五容性结构并联耦合的第三感性结构；第三带阻模块的频率响应存在衰减极点；第四容性结构配置在第三连接端与第三带阻模块之间的耦合路径上，或者配置在第二电位端与第三带阻模块之间的耦合路径上；支路模块的频率响应存在衰减极点；第一信号端和第二信号端，第一信号端与第一带阻模块耦合，第二信号端与第二带阻模块耦合；以及，第二公共端，与支路模块的第三连接端耦合，第二公共端配置在第一带阻模块与第二带阻模块之间的耦合路径上。

5、可选的，第一带阻模块还包含与第一容性结构串联耦合的第六容性结构；第六容性结构配置在第一容性结构与第二公共端之间的耦合路径上。这种情况下，有利于提高第一带阻模块阻抗匹配的灵活性。

6、可选的，第一带阻模块还包含第四感性结构，第四感性结构与第六容性结构并联耦合。这种情况下，可以进一步提高带外传输零点的数量，有利于提高高密度集成的干扰抑制装置的频率选择性能。

7、可选的，第一带阻模块还包含第七容性结构和第三电位端，第七容性结构被配置在第一容性结构到第三电位端和第六容性结构到第三电位端的公共耦合路径上。这种情况下，有利于提高带外滚降，从而提高高密度集成的干扰抑制装置的频率选择性能。

8、可选的，第一带阻模块还包含与第七容性结构并联耦合的第五感性结构。这种情况下，有利于提高带外滚降，从而提高高密度集成的干扰抑制装置的频率选择性能。

9、可选的，第一带阻模块还包含与第一容性结构串联耦合的第六感性结构；第六感性结构配置在第一容性结构与第二公共端之间的耦合路径上。这种情况下，有利于提高第一带阻模块阻抗匹配的灵活性。

10、可选的，所述高密度集成的干扰抑制装置包含两个第一带阻模块，其中一个与第一信号端耦合，另一个配置在第二带阻模块与第二信号端之间的耦合路径上。这种情况下，可以进一步提高带外传输零点的数量，有利于提高高密度集成的干扰抑制装置的频率选择性能。

11、可选的，第二带阻模块还包含与第二容性结构串联耦合的第八容性结构；第八容性结构和第二容性结构分别配置在第一连接端与第一公共端之间的耦合路径、第二连接端与第一公共端之间的耦合路径上。这种情况下，有利于提高第二带阻模块阻抗匹配的灵活性。

12、可选的，第二带阻模块还包含与第二容性结构串联耦合的第七感性结构；第七感性结构配置在第二连接端与第一公共端之间的耦合路径上。这种情况下，有利于提高第二带阻模块阻抗匹配的灵活性。

13、可选的，第二带阻模块还包含与第三容性结构并联耦合的第八感性结构。这种情况下，有利于提高带外滚降，从而提高高密度集成的干扰抑制装置的频率选择性能。

14、可选的，高密度集成的干扰抑制装置包含两个支路模块，其中一个支路模块的第三连接端与第二公共端耦合；另一个支路模块的第三连接端与第三公共端耦合，第三公共端配置在第一信号端与第一带阻模块之间的耦合路径上，或者配置在第二信号端与第二带阻模块之间的耦合路径上。这种情况下，可以进一步提高带外传输零点的数量，有利于提高高密度集成的干扰抑制装置的频率选择性能。

15、可选的，支路模块还包括与第四容性结构串联耦合的第九感性结构；第九感性结构配置在第三连接端与第二电位端之间的耦合路径上。这种情况下，可以进一步提高带外传输零点的数量，有利于提高高密度集成的干扰抑制装置的频率选择性能。

16、带阻模块可以形成在由电介质层形成的基体中，包含以下情况：

17、可选的，第一带阻模块和/或第二带阻模块和/或支路模块的至少部分结构形成在第一基体的内部或表面，第一基体包含沿层叠方向设置的一个或多个电介质层。

18、可选的，第一基体的电介质层由硅、砷化镓、碳化硅、氮化镓、氧化镓、金刚石、磷化铟、玻璃、蓝宝石、氧化铝、氮化铝、氮化硅、氧化硅或聚酰亚胺形成。

19、可选的，高密度集成的干扰抑制装置包还包括由一个或多个电介质层沿层叠方向层叠形成的第二基体，第一基体、第二基体在层叠方向上依次设置，第一基体固定于第二基体。

20、可选的，第一基体与第二基体经由两者之间的一个或多个连接件电磁耦合，连接件包括金属凸点、铜柱、锡球、金线和焊料凸块中的至少一种。

21、可选的，连接件中的至少一个被配置成用于导电连接。在这种情况下，有利于不同基体上的结构导电连接。

22、可选的，第一基体与第二基体之间用电绝缘的粘合剂进行填充。在这种情况下，有利于提高第一基体与第二基体之间的结合力。

23、可选的，第一基体经由倒装焊料接合工艺、铜柱倒装接合工艺或各向异性传导膜工艺附连至第二基体。在这种情况下，有利于提高第一基体与第二基体结合强度。

24、可选的，第二基体的电介质层由环氧树脂、聚酯树脂、聚酰亚胺(pi)、有机聚合物电介质、玻璃纤维布、双马来酰亚胺三嗪树脂(bt)或聚苯醚(ppe)形成。

25、可选的，第一带阻模块和/或第二带阻模块和/或支路模块的至少部分结构形成在第二基体的表面或内部。

26、可选的，第一带阻模块和/或第二带阻模块和/或支路模块的至少部分结构同时形成于第一基体和第二基体的表面或内部。

27、可选的，第一至第九感性结构至少有部分形成于第二基体表面或内部。

28、可选的，第一至第九感性结构的至少部分结构同时形成于第一基体和第二基体的表面或内部。在上述四种情况下，模块/感性结构布局可充分利用垂直空间，能够缩小高密度集成的干扰抑制装置所需的平面尺寸，有利于器件小型化。

29、可选的，高密度集成的干扰抑制装置还包括一个或多个电介质层沿层叠方向层叠而成的第三基体，第三基体固定于第二基体；第一基体、第二基体和第三基体沿层叠方向依次设置，第二基体位于第一基体与第三基体之间，第一带阻模块和/或第二带阻模块和/或支路模块的至少一部分形成于第三基体表面或内部。这种情况下，拓展结构三维布局空间，缩小高密度集成的干扰抑制装置所需的平面尺寸。

30、可选的，第三基体的电介质层由硅、砷化镓、碳化硅、氮化镓、氧化镓、金刚石、磷化铟、玻璃、蓝宝石、氧化铝、氮化铝、氮化硅或氧化硅形成。

31、可选的，第一带阻模块和/或第二带阻模块和/或支路模块的至少部分结构同时形成于第二基体和第三基体的表面或内部。

32、可选的，第一带阻模块和/或第二带阻模块和/或支路模块的至少部分结构同时形成于第一基体、第二基体和第三基体的表面或内部。

33、可选的，第一至第九感性结构的至少部分结构同时形成于第二基体和第三基体的表面或内部。

34、可选的，第一至第九感性结构的至少部分结构同时形成于第一基体、第二基体和第三基体的表面或内部。上述四种情况下，器件布局利用垂直空间，能够缩小高密度集成的干扰抑制装置所需的平面尺寸，有利于器件小型化。

35、可选的，容性结构由金属化的电极耦合形成。在这种情况下，有利于实现小型化的容性结构。

36、可选的，感性结构由以折线、弧线、螺线或其组合的形式延伸的金属迹线形成。

37、可选的，感性结构包括形成在不同电介质层上的多个金属迹线和将多个金属迹线互连的多个金属化的导通柱。

38、可选的，金属迹线在与层叠方向垂直的面上的投影形成为以一点为中心，绕该点环绕设置。这种情况下，通过环绕布局减小迹线所需的平面尺寸。

39、可选的，感性结构包含形成在不同电介质层且实质上垂直对准的多个金属迹线。

40、这种情况下，可通过多层布线实现高性能的感性结构。

41、可选的，每个金属迹线匝数不超过一匝。

42、可选的，第一信号端与第一带阻模块共用同一金属化的电极，和/或所属第二信号端与第二带阻模块共用同一金属化的电极。这种情况下，共用电极使结构更紧凑，有利于装置小型化。

43、可选的，第一电位端与第二电位端等电位。

44、可选的，第二容性结构、第三容性结构、第四容性结构和第五容性结构均由至少两个在层叠方向上相互面对的金属化电极耦合形成，金属化电极在与层叠方向垂直的面的投影部分重合。这种情况下，有利于实现小型化、高品质因数的容性结构。

45、可选的，第二容性结构、第三容性结构共用同一金属化的电极。

46、可选的，第四容性结构、第五容性结构共用同一金属化的电极。上述两个情况下，共用电极使结构更紧凑，有利于装置小型化。

47、可选的，第二感性结构与第三容性结构共用同一金属化的电极，和/或第二感性结构与第一电位端共用同一金属化的电极。这种情况下，共用电极使结构更紧凑，有利于装置小型化。

48、可选的，第二感性结构在与层叠方向垂直的面的投影与第二容性结构在与层叠方向垂直的面的投影部分重合，和/或第二感性结构在与层叠方向垂直的面的投影与第三容性结构在与层叠方向垂直的面的投影部分重合。这种情况下，结构布局更紧凑，有利于装置小型化。

49、可选的，第八容性结构由至少两个在层叠方向上相互面对的金属化电极耦合形成，金属化电极在与层叠方向垂直的面的投影部分重合。这种情况下，有利于实现小型化、高品质因数的容性结构。

50、可选的，第八容性结构与第二容性结构共用同一金属化的电极。

51、可选的，第九感性结构在与层叠方向垂直的面的投影与第三带阻模块在与层叠方向垂直的面的投影部分重合。这种情况下，结构布局更紧凑，有利于装置小型化。

52、可选的，第一带阻模块包含第一导体部、第二导体部、第三导体部、第一导通柱和第二导通柱，第一导体部、第二导体部和第三导体部沿层叠方向层叠设置，第一导通柱和第二导通柱沿层叠方向在第一基体中延伸。

53、可选的，第一导体部形成为从层叠方向透视时，其在与层叠方向垂直的面上的投影，以一点为中心，由折线、弧线、螺线中的至少一种绕该点环绕设置；第二导体部沿层叠方向设置于第一导体部与第三导体部之间，第二导体部包括第一分部和与第一分部存在间隙的第二分部；第三导体部在与层叠方向垂直的面的投影与第二导体部在与层叠方向垂直的面的投影部分重合，第三导体部和第二导体部的第二分部之间存在相互面对关系的部分耦合形成第一容性结构；第一导体部在与层叠方向垂直的面的投影与第一容性结构在与层叠方向垂直的面的投影部分重合；第一导体部、第二导体部和第三导体部由金属化的材料构成；第一导体部通过第一导通柱与第一分部耦合，且第一导体部通过第二导通柱与第二分部耦合，第一分部与第三导体部导电连接；第一导体部、第一容性结构、第一导通柱、第二导通柱、第一分部及其之间的耦合路径形成三维立体结构。这种情况下，第一带阻模块形成为三维结构，有利于实现比传统平面带阻模块更高的品质因数，从而有利于实现更低的插入损耗和更高的频率选择性，同时减小所需平面尺寸。

54、可选的，第三带阻模块包含第四导体部、第五导体部、第六导体部、第三导通柱和第四导通柱，第四导体部、第五导体部和第六导体部沿层叠方向层叠设置，第三导通柱和第四导通柱沿层叠方向在第一基体中延伸。

55、可选的，第四导体部形成为从层叠方向透视时，其在与层叠方向垂直的面上的投影，以一点为中心，由折线、弧线、螺线中的至少一种绕该点环绕设置；第五导体部沿层叠方向设置于第四导体部与第六导体部之间；第六导体部在与层叠方向垂直的面上的投影与第五导体部在与层叠方向垂直的面上的投影至少部分重合，第六导体部和第五导体部之间存在相互面对关系的部分耦合形成第五容性结构；第四导体部在与层叠方向垂直的面的投影与第五容性结构在与层叠方向垂直的面的投影部分重合；第四导体部、第五导体部和第六导体部由金属化的材料形成；第四导电部通过第三导通柱和第四导通柱与第五容性结构耦合，第四导体部、第五容性结构、第三导通柱和第四导通柱及其之间的耦合路径在第一基体中形成三维立体结构。这种情况下，第三带阻模块形成为三维结构，有利于实现比传统平面带阻模块更高的品质因数，从而有利于实现更低的插入损耗和更高的频率选择性，同时减小所需平面尺寸。

56、根据本实用新型的另一方面，提供了一种电子装置，包括本实用新型任一实施例所述的高密度集成的干扰抑制装置。

57、本实用新型公开的高密度集成的干扰抑制装置基于频率响应存在衰减极点的第一带阻模块、第二带阻模块和支路模块，通过配置各模块内部电路构成及其之间的耦合，使得高密度集成的干扰抑制装置的频率响应中具备至少三个带外传输零点，有利于实现高带外噪声抑制，具有优秀频率选择性能。第一带阻模块、第三带阻模块基于三维立体结构，易实现比传统平面式带阻单元更小的尺寸，有利于提高器件的小型化性能，且相比传统平面式带阻结构具有更高的品质因数，有利于实现高滚降和高噪声抑制性能。高密度集成的干扰抑制装置布局紧凑，小型化性能突出。通过在层叠方向设置第一基体、第二基体和第三基体，并将结构形成在不同基体上，有效利用垂直方向空间，极大程度缩小了器件所占据的平面尺寸，使得高密度集成的干扰抑制装置具有易集成度优势，非常适合高性能高集成度射频系统的应用场景。

58、应当理解，本部分所描述的内容并非旨在标识本实用新型的实施例的关键或重要特征，也不用于限制本实用新型的范围。本实用新型的其它特征将通过以下的说明书而变得容易理解。