MEMS器件及其制造方法与流程

本公开涉及半导体技术领域，更具体地，涉及一种mems器件及其制造方法。

背景技术：

随着微机电系统(micro-electro-mechanicalsystem,mems)技术的发展，利用mems技术制造的加速度传感器、陀螺仪、角速度传感器等精度较高的器件已经广泛地应用到了汽车领域和消费电子的领域中。其中，例如加速度计和角速度计等惯性传感器均具有可动质量块。

具有可动质量块的加速度计一般利用压阻效应测量加速度。这种传感器在硅基的固定框架结构腔中具有可动质量块，可动质量块、固定框架通过悬臂梁连接，在悬臂梁的适当位置可以制造压阻。当质量块获得加速度时，作为弹性结构的的悬臂梁在质量块的惯性作用下变形，改变了压阻阻值，加速度计通过电桥测量电阻的变化，从而实现对加速度的测量。

由于压阻式加速度计或角速度计的灵敏度较低，满量程输出较小，因此需要较大的质量块。在现有技术中，为了实现较大的质量块，一般采用体加工深刻蚀和键合工艺。

然而这种制造方法难以与互补金属氧化物半导体(complementarymetaloxidesemiconductor,cmos)电路集成。同时，由于半导体体加工深槽刻蚀和键合工艺的引入，大大的降低了生产效率、增加了制造成本。

技术实现要素：

有鉴于此，本发明的目的是提供一种mems器件及其制造方法，其中，利用半导体衬底中的空腔上方的结构层形成了质量块和悬臂，从而形成了可动结构。

根据本发明实施例的一方面，提供了一种mems器件的制造方法，包括：在半导体衬底中形成空腔；在所述空腔上形成结构层；在所述结构层中形成至少一个感应电阻；以及经由所述结构层形成到达所述空腔的第二开口，其中，所述结构层与所述第二开口相邻的部分形成质量块，所述结构层分别与所述半导体衬底以及所述质量块相连的部分形成悬臂，所述感应电阻位于所述悬臂中。

优选地，形成所述空腔的步骤包括：在半导体衬底中形成阱区，所述阱区围绕第一区域；在所述第一区域中形成第一掺杂区；在所述第一区域中形成围绕所述第一掺杂区的第二掺杂区；以及采用蚀刻相对于所述阱区、所述第一掺杂区以及所述第二掺杂区去除所述半导体衬底的一部分，在所述第一区域中形成所述空腔。

优选地，所述第一掺杂区与所述第二掺杂区位于所述空腔的上方，所述第一掺杂区与所述第二掺杂区包括到达所述空腔的多个第一开口。

优选地，所述第一掺杂区与所述第二掺杂区为网格形状，所述多个第一开口作为所述网格的网孔。

优选地，去除所述半导体衬底的一部分的步骤包括：采用电化学腐蚀将所述第一区域转变成多孔层，其中，所述阱区、所述第一掺杂区以及所述第二掺杂区分别连接电极；以及采用蚀刻相对于所述半导体衬底、所述阱区、所述第一掺杂区以及所述第二掺杂区去除所述多孔层。

优选地，在电化学腐蚀中采用的腐蚀溶液包括氢氟酸与选自甲醇、乙醇、丙醇和异丙醇中至少一种组成的混合溶液。

优选地，形成所述结构层的步骤包括在所述第一掺杂区与所述第二掺杂区上方形成外延层，其中，所述第一掺杂区与所述第二掺杂区横向外延，封闭所述第一开口。

优选地，在形成所述第二开口的步骤之前，还包括：在所述外延层上形成隔离层；以及在所述隔离层上形成布线层，所述布线层穿过所述隔离层与所述感应电阻连接。

优选地，在形成第一掺杂区和第二掺杂区的步骤中，通过控制所述第一掺杂区的结深来控制所述质量块的厚度，以及通过控制所述第二掺杂区的结深来控制所述悬臂的厚度。

优选地，所述第一掺杂区的结深小于所述空腔的深度，所述第二掺杂区的结深小于所述第一掺杂区的结深，所述阱区的结深大于或等于所述空腔的深度。

优选地，形成所述第二开口的步骤包括：采用蚀刻相对于所述第一掺杂区去除部分所述第二掺杂区、部分所述外延层以及部分所述隔离层。

优选地，所述阱区、所述第一掺杂区、所述第二掺杂区以及所述外延层为相同的掺杂类型。

根据本发明实施例的另一方面，提供了一种mems器件，包括：半导体衬底；空腔，位于所述半导体衬底中；结构层，在所述空腔上方；至少一个感应电阻，位于所述结构层中；以及第二开口，经由所述结构层到达所述空腔，其中，所述结构层与所述第二开口相邻的部分形成质量块，所述结构层分别与所述半导体衬底以及所述质量块相连的部分形成悬臂，所述感应电阻位于所述悬臂中。

优选地，还包括阱区，位于所述半导体衬底中并围绕所述空腔。

优选地，所述结构层包括：第一掺杂层；第二掺杂层，至少部分围绕所述第一掺杂层；以及外延层，所述第一掺杂层与所述第二掺杂层上，其中，所述第一掺杂区和所述第二掺杂区包括多个第一开口，并且所述外延层封闭所述多个第一开口。

优选地，所述第一掺杂区与所述第二掺杂区为网格形状，所述多个第一开口作为所述网格的网孔。

优选地，所述质量块的厚度对应于所述第一掺杂区的结深，以及所述悬臂的厚度对应于所述第二掺杂区的结深。

优选地，所述第一掺杂区的结深小于所述空腔的深度，所述第二掺杂区的结深小于所述第一掺杂区的结深，所述阱区的结深大于或等于所述空腔的深度。

优选地，所述阱区、所述第一掺杂区、所述第二掺杂区以及所述外延层为相同的掺杂类型。

优选地，还包括：隔离层，位于所述外延层上；以及布线层，位于所述隔离层上，所述布线层穿过所述隔离层与所述感应电阻连接。

根据本发明实施例的mems器件及其制造方法，通过半导体衬底中的空腔上方的结构层形成了质量块和悬臂，从而形成了可动结构，并通过在悬臂中形成感应电阻，以感应悬臂因质量块的活动产生的变化，可以用于制造加速度传感器，与现有技术相比，本发明实施例在半导体衬底中形成空腔，并利用半导体衬底中的空腔上方的结构层形成了质量块和悬臂，代替了现有技术利用深槽刻蚀加工工艺与键合工艺形成的质量块，从而增大了质量块的质量、提高了器件的灵敏度、降低了制造成本。

根据本发明实施例的mems器件及其制造方法，通过第一掺杂区与第二掺杂区以及外延层形成结构层，从而形成了具有质量块和悬臂的可动结构，与现有技术相比，根据本发明实施例采用的掺杂工艺和外延工艺可与cmos工艺兼容。

在优选的实施例中，通过控制掺杂区的结深，可以控制质量块和悬臂的厚度，从而可以提高mems器件的良率和可靠性。

因此，本发明方法中mems器件的制造工艺与cmos电路的制造工艺兼容，制造方法简单，制造成本低。

附图说明

通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚，在附图中：

图1示出根据本发明实施例的mems器件的截面示意图。

图2a至2j示出根据本发明实施例的mems器件的制造方法中一部分阶段的截面示意图。

具体实施方式

以下将参照附图更详细地描述本发明。在各个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，可能未示出某些公知的部分。

在下文中描述了本发明的许多特定的细节，例如器件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。

本发明可以各种形式呈现，以下将描述其中一些示例。

图1示出根据本发明实施例的mems器件的截面示意图。

如图1所示，mems器件100包括：半导体衬底101、阱区102、空腔104、结构层110、感应电阻141、布线层142、隔离层150、以及第二开口160，结构层110包括：第一掺杂区103a、第二掺杂区103b、以及外延层111。其中，半导体衬底101为第一掺杂类型，阱区102、第一掺杂区103a、第二掺杂区103b以及外延层111为第二掺杂类型，第一掺杂类型选自p型掺杂或n型掺杂中的一种，第二掺杂类型选自p型掺杂或n型掺杂中的另一种，在本实施例中，第二掺杂类型为n型掺杂。

在本实施例中，空腔104位于半导体衬底101中。阱区102位于半导体衬底101中，并围绕空腔104。结构层110位于空腔104上方，与衬底101相连。其中，阱区102的结深大于或等于空腔104的深度。

在结构层110中，至少部分第二掺杂层103b围绕第一掺杂层103a，外延层111位于第一掺杂层103a与第二掺杂层103b上，其中，第一掺杂区103a和第二掺杂区103b包括多个第一开口，并且外延层111封闭多个第一开口，其中，第一掺杂区103a与第二掺杂区103b为网格形状，多个第一开口作为网格的网孔。其中，第一掺杂区103a的结深小于空腔104的深度，第二掺杂区103b的结深小于第一掺杂区103a的结深。

第二开口160穿过隔离层150与结构层110到达空腔104。结构层110与第二开口160相邻的部分形成质量块10，结构层110分别与半导体衬底101以及质量块10相连的部分形成悬臂20，感应电阻141位于悬臂20的外延层111中。其中，质量块10的厚度对应于第一掺杂区103a的结深，以及悬臂20的厚度对应于第二掺杂区103b的结深。

隔离层150位于外延层111上。图案化的布线层142位于隔离层150上，并且穿过隔离层150与感应电阻141连接。

图2a至2j示出根据本发明实施例的mems器件的制造方法中一部分阶段的截面示意图。

如图2a所示，在半导体衬底101中，采用离子注入形成阱区102。

该步骤例如包括形成抗蚀剂层，采用光刻方法图案化抗蚀剂层以形成抗蚀剂掩模pr1，以及经由抗蚀剂掩模pr1进行离子注入。抗蚀剂掩模pr1具有开口131，在离子注入期间，掺杂剂经由开口131到达半导体衬底101中形成阱区102。在替代的实施例中，可以形成图案化的氧化层作为硬掩模，以取代抗蚀剂掩模pr1。该氧化层例如是厚度100至1000纳米的氧化硅层。优选地，在离子注入之后进行高温退火以激活掺杂剂。在形成阱区102之后，采用溶剂溶解或灰化的方法去除抗蚀剂掩模pr1。

半导体衬底101例如是<100>晶向的单晶硅衬底，电阻率例如为5至10欧姆厘米，半导体衬底101的掺杂类型为p型掺杂，掺杂剂例如为b离子。阱区102例如掺杂成n型，掺杂剂例如为p离子。在最终的器件中，阱区102将用于限定空腔的周边，即空腔所在的第一区域的周边。阱区102从半导体衬底101的表面向下延伸至预定深度，使得阱区102的结深大于或等于空腔的深度，例如为5至15微米。该阱区102例如在半导体衬底101中延伸，形成环状。在形成空腔的步骤中，半导体衬底101位于环状内部的部分将用作牺牲层。

进一步地，在半导体衬底101上依次形成第一绝缘层121和第二绝缘层122以及开口132，如图2b所示。

在该步骤中，用于形成第一绝缘层121和第二绝缘层122工艺例如包括热氧化、溅射或化学气相沉积，用于形成开口132的工艺例如包括光刻和蚀刻。在形成第二绝缘层122之后，采用光刻方法形成具有开口的掩模。在蚀刻期间，蚀刻剂经由开口依次去除第二绝缘层122、第一绝缘层121的暴露部分。由于蚀刻剂的选择性，该蚀刻可以停止于半导体衬底101的表面，从而形成开口132。

在该实施例中，第一绝缘层121例如为氧化硅层，第二绝缘层122例如为氮化硅层。第一绝缘层121的厚度例如小于优选为第二绝缘层的厚度例如为至纳米。开口132贯穿第一绝缘层121和第二绝缘层122，并且，开口132的周边与阱区102重合，从而二者共同围绕空腔区域。

进一步地，在半导体衬底101中，采用离子注入形成第一掺杂区103a，如图2c所示。

该步骤例如包括形成抗蚀剂层，采用光刻方法图案化抗蚀剂层以形成抗蚀剂掩模pr2，以及经由抗蚀剂掩模pr2进行离子注入。抗蚀剂掩模pr2具有开口133，在离子注入期间，掺杂剂经由开口133到达半导体衬底101中形成第一掺杂区103a。优选地，在离子注入之后进行高温退火以激活掺杂剂。在形成第一掺杂区103a之后，采用溶剂溶解或灰化的方法去除抗蚀剂掩模pr2。

第一掺杂区103a例如掺杂成n型，掺杂剂例如为p离子。第一掺杂区103a例如为连续的网格形状，其中，每个网格单元围绕半导体衬底101的一部分区域。其中，通过控制第一掺杂区103a的结深来控制质量块的厚度，具体地，第一掺杂区103a从半导体衬底101的表面向下延伸，使得第一掺杂区103a结深小于阱区102的结深。

进一步地，在半导体衬底101中，采用离子注入形成第二掺杂区103b，如图2d所示。

该步骤例如包括形成抗蚀剂层，采用光刻方法图案化抗蚀剂层以形成抗蚀剂掩模pr3，以及经由抗蚀剂掩模pr3进行离子注入。抗蚀剂掩模pr2具有开口134，在离子注入期间，掺杂剂经由开口134到达半导体衬底101中形成第二掺杂区103b。优选地，在离子注入之后进行高温退火以激活掺杂剂。在形成第二掺杂区103b之后，采用溶剂溶解或灰化的方法去除抗蚀剂掩模pr3。

第二掺杂区103b例如掺杂成n型，掺杂剂例如为p离子。第二掺杂区103b例如为连续的网格形状，其中，每个网格单元围绕第一掺杂区103a。通过控制第二掺杂区103b的结深来控制悬臂的厚度，具体地，第二掺杂区103b从半导体衬底101的表面向下延伸，使得第二掺杂区103b结深小于第一掺杂区103a的结深。

进一步地，采用电化学腐蚀将半导体衬底101由阱区102围绕的部分转化成多孔层105，如图2e所示。

该步骤包括将阱区102、第一掺杂区103a以及第二掺杂区103b分别连接至阳极和阴极，从而在通以电流的情形下采用腐蚀液进行电化学腐蚀。在该实施例中，半导体衬底101为单晶硅衬底，阱区102、第一掺杂区103a以及第二掺杂区103b分别为n型掺杂区。相应地，采用的腐蚀液例如为氢氟酸(hf)和乙醇(c2h5oh)的混合溶液，其体积比例如为hf(50％):c2h5oh＝1：1。然而，本发明不限于此，腐蚀液可以是氢氟酸和甲醇、氢氟酸和丙醇、氢氟酸和异丙醇的任一种混合溶液。在电化学腐蚀期间，半导体衬底101中电流流经的区域转变成多孔层105，阱区102、第一掺杂区103a以及第二掺杂区103b则未受到腐蚀。第一绝缘层121和第二绝缘层122在电化学腐蚀期间用于保护半导体衬底101，使得仅在阱区102围绕的区域中形成多孔层。

多孔层105的孔隙率等可以通过控制腐蚀液浓度、电流大小实现。在该实施例中，多孔层105中孔的尺寸为纳米量级，孔隙率例如为10％至80％，厚度例如为3至10微米。

进一步地，采用化学蚀刻去除多孔层105，形成空腔104，如图2f所示。

该步骤包括采用合适的蚀刻剂，相对于半导体衬底101、阱区102、第一掺杂区103a以及第二掺杂区103b选择性地去除多孔层105。在该实施例中，蚀刻剂例如是选自碱性溶液(sc1)和四甲基氢氧化铵溶液(tmah)中的任一种。第一绝缘层121和第二绝缘层122在蚀刻期间用于保护半导体衬底101，使得仅在阱区102围绕的区域中形成空腔。

在该蚀刻工艺中，多孔层105作为形成空腔104的牺牲层。因此，空腔104从半导体衬底101的表面向下延伸的深度与多孔层105的厚度相对应。

在形成空腔104之后，位于空腔104上方的、第一掺杂区103a以及第二掺杂区103b仍然保留为连续的网格形状，在网格的网孔中形成与空腔104连通的第一开口135。采用蚀刻方法去除第一绝缘层121和第二绝缘层122，从而重新暴露半导体衬底101的表面。

进一步地，在半导体衬底101、第一掺杂区103a以及第一掺杂区103b的表面上形成外延层111，如图2g所示。

该步骤采用化学气相沉积生长外延层111。例如，在化学气相沉积中采用的气源为sih2cl2，外延温度为900至1100摄氏度。该外延层111例如是单晶硅层。

在形成外延层111的过程中，由于外延生长的特性，该外延层111不仅在半导体衬底101、第一掺杂区103a和第二掺杂区103b的表面上垂直生长，而且在第一掺杂区103a和第二掺杂区103b形成的网格状图案中的网孔内壁横向生长，从而填满网孔(第一开口)，封闭空腔104。

进一步地，在第二掺杂区103b上方的外延层111中形成感应电阻141，如图2h所示。

该步骤例如包括在外延层111上形成抗蚀剂层，采用光刻方法图案化抗蚀剂层以形成抗蚀剂掩模，以及经由抗蚀剂掩模进行离子注入。抗蚀剂掩模具有开口，在离子注入期间，掺杂剂经由开口到达外延层111中形成感应电阻141，该感应电阻141为单晶压阻。优选地，在离子注入之后进行高温退火以激活掺杂剂。在形成感应电阻141之后，采用溶剂溶解或灰化的方法去除抗蚀剂掩模。

进一步地，在外延层111上形成图案化的隔离层150，如图2i所示。

该步骤例如包括采用化学气相沉积生长隔离层150，在隔离层150上形成抗蚀剂层，采用光刻方法图案化抗蚀剂层以形成抗蚀剂掩模，以及经由抗蚀剂掩模刻蚀隔离层150，以暴露至少部分感应电阻141。刻蚀在到达感应电阻141时停止，之后，采用溶剂溶解或灰化的方法去除抗蚀剂掩模。

进一步地，在隔离层150上形成图案化的布线层142，布线层142穿过隔离层150与感应电阻141连接，如图2j所示。

该步骤例如包括采用化学气相沉积生长布线层142，在布线层142上形成抗蚀剂层，采用光刻方法图案化抗蚀剂层以形成抗蚀剂掩模，以及经由抗蚀剂掩模刻蚀布线层142，以暴露至少部分隔离层150。之后，采用溶剂溶解或灰化的方法去除抗蚀剂掩模。

进一步地，去除部分第二掺杂区103b以及对应的部分外延层111与隔离层150以形成第二开口，第一掺杂区103a和外延层111的一部分形成质量块，第二掺杂区103b和外延层111的另一部分形成悬臂，最终形成如图1所示的mems器件。

该步骤采用离子刻蚀或者bosch工艺中的任一种去除空腔上方的部分结构层，以形成质量块与悬臂，其中，离子刻蚀通过sf6或o2实现。

应当说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

依照本发明的实施例如上文所述，这些实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明仅受权利要求书及其全部范围和等效物的限制。