微机电系统结构及其制造方法以及制造积体晶片的方法与流程

本发明的实施例是有关于微机电系统结构及其制造方法以及制造积体芯片的方法。

背景技术：

已发现微机电系统(microelectromechanicalsystems，mems)装置(例如加速度计、压力传感器以及麦克风)在许多当代电子装置中广泛使用。举例来说，通常在汽车(例如在安全气囊部署系统中)、平板计算机或在智能电话中发现mems加速度计。对于许多应用，mems装置电性连接到微控制器、微处理器或专用集成电路(application-specificintegratedcircuits，asic)以形成完整的mems系统。

技术实现要素：

在一些实施例中，本申请提供一种用于制造微机电系统(mems)结构的方法，所述方法包含：将mems衬底接合到载板衬底，其中mems衬底包括单晶硅；在mems衬底上方形成外延层，其中所述外延层具有比mems衬底更高的掺杂浓度；以及在外延层上方形成多个接触件，其中所述多个接触件分别与外延层形成欧姆接触。

在一些实施例中，本申请提供一种用于制造集成芯片的方法，所述方法包含：在第一衬底上方形成多个对准区；将第一衬底接合到第二衬底以在第一衬底与第二衬底之间形成空腔；对第二衬底执行薄化工艺；在第二衬底上方形成外延层，其中所述外延层具有比第二衬底更高的掺杂浓度；在外延层的顶表面上方形成多个接触件，其中形成工艺包含：通过使用从外延层的顶表面向多个对准区照射的近红外(nir)光借助多个对准区在第一衬底上方对准多个接触件；以及执行刻蚀工艺以去除空腔的正上方的第二衬底和外延层的一部分且定义至少一个可移动元件，其中多个接触件的第一子集位于至少一个可移动元件的正上方。

在一些实施例中，本申请提供一种微机电系统(mems)结构，包含：具有可移动元件的mems衬底，布置于载板衬底上方；外延层，上覆于mems衬底，其中外延层具有比mems衬底更高的掺杂浓度；以及多个接触件，上覆于外延层，其中多个接触件中的至少一个位于可移动元件的正上方，其中多个接触件分别与外延层具有欧姆接触。

附图说明

结合附图阅读以下详细描述会最佳地理解本公开的各个方面。应注意，根据行业中的标准惯例，各种特征并未按比例绘制。事实上，可出于论述清楚起见而任意地增大或减小各种特征的尺寸。

图1a示出包含在低掺杂块状硅衬底上方的多个欧姆接触的微机电系统(mems)结构的一些实施例的横截面图。

图1b示出如由线a-a'指示的图1a的mems结构的俯视图的一些实施例。

图2示出其中多个欧姆接触包含金属层和硅化物层的图1a的mems结构的一些替代实施例的横截面图。

图3示出其中多个欧姆接触分别包含金属层和多个通孔的图1a的mems结构的一些替代实施例的横截面图。

图4a示出如由线b-b'指示的图3的mems结构的俯视图的一些实施例。

图4b示出如由线c-c'指示的图3的mems结构的俯视图的一些实施例。

图5示出包含接合到互补金属氧化物半导体(complementarymetal-oxide-semiconductor，cmos)集成电路(integratedcircuit，ic)管芯的图1a的mems结构的集成芯片的一些实施例的横截面图。

图6示出图5的集成芯片的一些替代实施例的横截面图。

图7示出图5的集成芯片的一些替代实施例的横截面图。

图8到图14示出形成包含微机电系统(mems)结构的集成芯片的一些实施例的横截面图，所述微机电系统结构包含在低掺杂块状硅衬底上方的多个欧姆接触。

图15示出说明形成集成芯片的方法的一些实施例的呈流程图格式的方法。

附图标号说明

100、200、300：微机电系统结构；

102：载板衬底；

102a：上表面；

102b：底表面；

104：介电层；

106：微机电系统衬底；

108：外延层；

108a：顶表面；

109：金属层；

110：接触件；

112：空腔；

114：对准标记；

116：可移动元件；

118：红外传感器；

120：红外光；

122：系栓；

124：锚结构；

126：静态结构；

202：硅化物层；

302：钝化层；

304：通孔；

306：硅化物区段；

400a、400b、1100b、1100c：俯视图；

500、600、700：集成芯片；

501：互补金属氧化物半导体集成电路管芯；

502：互补金属氧化物半导体衬底；

504：层间介电结构；

506：后段工艺金属化堆叠；

508：晶体管；

510：源极/漏极区；

512：栅电极；

514：栅极介电质；

516：金属接触件；

518：金属通孔；

520、706：金属线；

602：硅穿孔；

702：底部介电层；

704：连接器焊垫；

708：焊球；

800、900、1000、1100a、1200a、1200b、1300、1400：横截面图；

1500：方法；

1502、1504、1506、1508、1510、1512、1514：动作；

a-a'、b-b'、c-c'：线；

tms：厚度。

具体实施方式

本公开提供用于实施本公开的不同特征的许多不同实施例或实例。下文描述组件和配置的具体实例以简化本公开。当然，这些仅仅是实例而并非旨在进行限制。举例来说，在以下描述中，在第二特征上方或在第二特征上形成第一特征可包含第一特征与第二特征直接接触地形成的实施例，并且还可包含在第一特征与第二特征之间可形成有额外特征，使得第一特征与第二特征可不直接接触的实施例。另外，本公开可在各种实例中重复附图标记和/或字母。此重复是出于简单和清晰的目的，且本身并不规定所论述的各种实施例和/或配置之间的关系。

另外，为易于描述，本文中可使用例如“在…下面(beneath)”、“在…下方(below)”、“下部(lower)”、“在…上方(above)”、“上部(upper)”等空间相对术语来描述如图中所示出的一个元件或特征与另一(些)元件或特征的关系。除图中所描绘的定向之外，所述空间相对术语旨在涵盖装置在使用或操作中的不同定向。设备可以其它方式定向(旋转90度或处于其它定向)，且本文中所使用的空间相对描述词因此可同样地进行解释。

在形成微机电系统(mems)装置期间，可经由熔融接合介电层将mems衬底接合到载板衬底的第一侧。载板衬底的第一侧包含空腔和多个对准区。在接合之后，在mems衬底上方形成导电接触件(conductivecontact)，且接着对mems衬底执行刻蚀工艺以在空腔上方定义可移动元件。

在mems装置的操作期间，mems衬底的可移动元件配置成响应于外部刺激而移动。举例来说，在mems麦克风中，可移动元件可响应于入射声波而振荡。为测量可移动元件的移动，导电接触件可将mems衬底电性耦接到具有逻辑装置的另一衬底，所述逻辑装置配置成处理mems衬底的输出。然而，mems衬底有时可由低掺杂硅构成。由于mems衬底由低掺杂硅构成，因此难以获得mems衬底与导电接触件之间的良好电接触(例如欧姆接触)。因此，为使得能够在mems衬底上形成导电接触件，可执行掺杂工艺以在形成导电接触件之前高掺杂mems衬底(例如高掺杂包含大于1*10¹⁷原子/立方厘米或大于1*10¹⁸原子/立方厘米的掺杂浓度)。

为使得能够根据对准区来正确对准导电接触件，近ir光用于在接合工艺期间“透视”mems衬底。然而，掺杂工艺降低近ir辐射穿透mems衬底的能力，且因此可导致难以进行掺杂工艺和/或对准工艺。这些挑战可导致多个导电接触件与mems衬底之间的非欧姆接触和/或未对准，使得所述两者之间的电流特征和电压特征不是线性的。

举例来说，对准工艺通常包括利用波长在约780纳米到约2500纳米之间的红外(ir)传感器。由于来自高掺杂硅内的自由载流子的吸收增强，因此前述ir传感器在穿透厚度大于50微米的高掺杂硅方面具有挑战。ir传感器无法以借助载板衬底内的多个对准区准确地完成对准工艺的方式穿透高掺杂mems衬底。因此，多个导电接触件未正确地在多个对准区上方对准，从而导致在多个导电接触件与mems衬底之间的非欧姆接触和/或未对准。

在本公开的一些实施例中，公开了用于制造mems装置的改进方法。所述方法利用mems衬底上方的高掺杂外延层，而不是掺杂mems衬底，以提供多个导电接触件与mems衬底之间的电耦接。与mems衬底相比，高掺杂外延层较薄(例如小于5微米)(例如mems衬底是高掺杂外延层的至少5倍厚)。因此，ir传感器能够穿透高掺杂外延层和mems衬底以检测多个对准区。此改进工艺确保mems衬底与载板衬底之间的正确对准，且提供多个导电接触件与mems衬底之间的欧姆接触。

根据改进方法的一些实施例，在载板衬底的第一侧上方形成mems衬底。载板衬底的第一侧包含空腔和多个对准区。mems衬底由厚度小于约775微米的轻掺杂(例如小于1*10¹⁷原子/立方厘米的掺杂浓度)硅构成。在mems衬底上方形成薄(例如小于1微米厚)半导体材料层(例如外延层、多晶硅层、非晶硅层等)。半导体材料层具有比mems衬底更大的掺杂浓度(例如大于1*10¹⁸原子/立方厘米的掺杂浓度)。在半导体材料层上方形成多个导电接触件。ir传感器用于借助多个对准区来对准多个接触件。执行刻蚀工艺以去除定义可移动元件的空腔正上方的mems衬底和半导体材料层的一部分。薄且高掺杂的外延层确保可在mems衬底上方形成欧姆接触，同时便于使用ir传感器来准确对准多个导电接触件和/或半导体材料层上方形成的任何后续层。

参看图1a，提供根据一些实施例的mems结构100的横截面图。图1b示出沿图1a的线a-a'截取的mems结构100的俯视图的一些实施例。

如图1a中所示，mems结构100包含mems衬底106与载板衬底102之间的介电层104。外延层108上覆于mems衬底106。在一些实施例中，外延层108可例如为或包括多晶硅、硅、非晶硅等。在一些实施例中，mems衬底106可例如为或包括块状硅衬底、单晶硅等。多个接触件110上覆于外延层108。在一些实施例中，多个接触件110包含金属层109。在一些实施例中，金属层109可例如为或包括铝、铜、铝铜等。外延层108是高掺杂的(例如大于1*10¹⁸原子/立方厘米的掺杂浓度)，使得多个接触件110中的每个接触件分别与外延层108形成欧姆接触。欧姆接触确保当在mems结构100的操作期间将偏压施加到多个接触件110中的任何接触件时大体上线性的电流和电压。在另外的实施例中，省略外延层108，且可用高掺杂(例如大于1*10¹⁸原子/立方厘米的掺杂浓度)多晶硅层替换金属层109，使得高掺杂多晶硅层直接接触mems衬底106。在外延层108的顶表面108a与载板衬底102的上表面102a之间定义空腔112。一或多个可移动元件116位于空腔112内。多个对准标记114设置于载板衬底102、介电层104、mems衬底106和/或外延层108的表面上或表面内。

在形成mems结构100期间，使用红外(ir)传感器118来确保借助多个对准标记114在mems衬底106上方正确地对准多个接触件110。ir传感器118将ir光120(例如ir光120在约780纳米到约2500纳米的范围内)从外延层108的顶表面108a照射到载板衬底102的底表面102b。ir传感器118检查用于形成多个接触件110的光掩模与多个对准标记114对准。使用ir传感器118来对准多个接触件110使得多个接触件110能够根据多个对准标记114在mems衬底106上方准确地形成。准确形成促进了多个接触件110与外延层108之间的正确电连接(例如在预定义位置处的欧姆接触)。

在一些实施例中，mems衬底106包括低掺杂浓度(例如小于1*10¹⁷原子/立方厘米的掺杂浓度)，所述低掺杂浓度又减轻ir光120的反射(或吸收)。在一些实施例中，载板衬底102包括低掺杂浓度(例如小于1*10¹⁷原子/立方厘米的掺杂浓度)以促进ir光120穿过载板衬底102的厚度的照射。在一些实施例中，以在约780纳米到约2500纳米之间的近ir(nearir，nir)波长可持续地从外延层108的顶表面108a照射到载板衬底102的底表面102b的方式分别形成载板衬底102、介电层104、mems衬底106以及外延层108。

参看图1b，提供沿图1a的线a-a'截取的mems结构100的俯视图的一些实施例。在一些实施例中，图1a示出沿图1b的俯视图的线a-a'截取的横截面图的一些实施例。为了便于说明，已从图1b的俯视图省略载板衬底(图1a的载板衬底102)。

一或多个可移动元件116(例如质量块)借助于系栓122在锚结构124处附接到mems衬底(图1a的mems衬底106)和外延层108。系栓122配置成悬挂空腔112中的一或多个可移动元件116。金属层109配置成跨锚结构124和系栓122持续延伸到一或多个可移动元件116。在一些实施例中，多个对准标记114可设置成与锚结构124横向偏移。另外，静态结构126可在空腔112中延伸，且设置成与一或多个可移动元件116横向相邻。在另外的实施例中，mems结构100可配置为例如静电致动器(例如参看图4a)。

参考图2，提供根据图1a的mems结构100的一些替代实施例的mems结构200的横截面图，其中多个接触件110分别包括金属层109和硅化物层202。

mems结构200包含上覆于外延层108的多个接触件110。多个接触件110分别包括上覆于硅化物层202的金属层109。在一些实施例中，金属层109可例如为或包括厚度在约100纳米到1000纳米范围内的铝、铜、铝铜等。在一些实施例中，硅化物层202可例如为或包括厚度在约1纳米到20纳米范围内的钛硅(tisi2)、铜硅(cosi、co2si或cosi2)、镍硅(nisi或nisi2)、钯硅(pd2si)等。多个接触件110分别与外延层108形成欧姆接触。在一些实施例中，硅化物层202包括硅以及与金属层109的金属不同的金属。举例来说，硅化物层202可包括钛硅或镍硅，且金属层109可包括铝和/或铜。在一些实施例中，硅化物层202的底表面在外延层108的顶表面108a下方延伸(未示出)。在一些实施例中，空腔112正上方的多个接触件110的最大宽度为与空腔112横向偏移的多个接触件110的最小宽度的至少一半。

多个对准标记114设置于载板衬底102、介电层104、mems衬底106和/或外延层108的顶表面和/或底表面上或顶表面和/或底表面内。多个对准标记114可放置在任何位置中的任何层上，因此图2中的mems结构200上的对准标记114的放置仅仅是非限制性实例。多个对准标记114的第一子集放置在空腔112内的载板衬底102的上表面102a上。多个对准标记114的第一子集可用于在多个可移动元件116上方准确地对准多个接触件110。

在一些实施例中，载板衬底102可例如为或包括厚度在约550微米到750微米范围内的块状衬底(例如块状硅衬底)、单晶硅、p掺杂硅、n掺杂硅等。在一些实施例中，载板衬底102可例如具有小于约1*10¹⁷原子/立方厘米的掺杂浓度。在一些实施例中，介电层104可例如为或包括厚度在约0.1微米到30微米范围内的氧化硅、氮化硅、碳化硅、一些其它氧化物等。在一些实施例中，可省略介电层104，且可执行另一合适的接合方法以将载板衬底102接合到mems衬底106。

在一些实施例中，mems衬底106可例如为或包括厚度在约5微米到775微米范围内的块状衬底(例如块状硅衬底)、单晶硅、p掺杂硅、n掺杂硅等。在一些实施例中，mems衬底106和/或载板衬底102可为例如本征硅或本征单晶硅。包括本征硅的载板衬底102和/或mems衬底106促进nir光穿过两个衬底的整个厚度的照射，这是由于这两个衬底具有极少自由载流子或不存在自由载流子。因此，本征硅或本征单晶硅有力地促进nir光的传播，且因此促进对衬底的表面上的对准标记的检测。在一些实施例中，如果mems衬底106的厚度小于约5微米，那么mems结构200可能缺乏结构完整性。在一些实施例中，如果mems衬底的厚度大于约775微米，那么ir光120可能不照射穿过mems衬底106。在一些实施例中，mems衬底106可例如具有小于约1*10¹⁷原子/立方厘米的掺杂浓度。在一些实施例中，载板衬底102和mems衬底106具有相同的掺杂浓度。在一些实施例中，mems衬底106具有约2欧姆厘米到20欧姆厘米(欧姆-厘米(ohm-cm))范围内的电阻。在一些实施例中，如果mems衬底106的电阻小于约2欧姆-厘米，那么掺杂浓度可能过高，且ir光120可能不照射穿过mems衬底106。

在一些实施例中，外延层108可例如为或包括厚度在约1纳米到5000纳米范围内的多晶硅、硅、非晶硅等。如果外延层108过薄(例如小于约1纳米)，那么难以产生与安置于其上方的金属层的欧姆接触，且所述外延层变得容易分层。如果外延层108过厚(例如大于约5000纳米)，那么ir光120又可能无法穿透外延层108，从而导致多个接触件110的未对准。在一些实施例中，外延层108包括在约6*10¹⁷原子/立方厘米到1*10²⁰原子/立方厘米范围内的掺杂浓度。在一些实施例中，外延层108具有小于约2毫欧姆厘米(毫欧姆-厘米(milliohm-cm))的电阻。在一些实施例中，外延层108的电阻在约1毫欧姆-厘米到5毫欧姆-厘米的范围内。在一些实施例中，如果外延层108的电阻大于约5毫欧姆-厘米，那么多个接触件110可能无法与外延层108形成欧姆接触。

参看图3，提供根据图1a的mems结构100的一些替代实施例的mems结构300的横截面图，其中多个接触件110分别包括金属层109和多个通孔304。

mems结构300包含上覆于外延层108的钝化层302以及上覆于钝化层302的多个接触件110。在一些实施例中，钝化层302为氧化硅、氮化硅、碳化硅、一些其它氧化物等。多个接触件110分别包括上覆于多个通孔304的金属层109以及多个通孔304下的多个硅化物区段306。在一些实施例中，硅化物区段306可横向延伸通过多个通孔304中的上覆的一个通孔的最外侧壁，使得硅化物区段306具有比多个通孔304中的上覆的一个通孔更大的宽度。多个通孔304经由钝化层302从金属层109延伸到外延层108的顶表面。多个通孔304与外延层108形成欧姆接触。在一些实施例中，多个通孔304可例如为或包括钛、氮化钛、钨等。在一些实施例中，金属层109可例如为或包括铝、铜、铝铜等。在一些实施例中，多个硅化物区段306可例如为或包括钛硅、钨硅等。在一些实施例中，金属层109包括与多个通孔304不同的金属。在一些实施例中，省略多个硅化物区段306。在一些实施例中，金属层109和多个通孔304是单种连续材料(未示出)。

参看图4a，如由线b-b'指示的图3的mems结构300的俯视图400a的一些实施例。

如图3的横截面图中所示，线b-b'是沿金属层109的顶表面。如俯视图400a中所见，多个对准标记114与金属层109和空腔112横向偏移。mems衬底(图3的mems衬底106)的顶表面和底表面上的多个对准标记114与载板衬底102的顶表面上的多个对准标记114的对应中点横向居中。在一些实施例中，mems衬底(图3的mems衬底106)的顶表面和底表面上的多个对准标记114和载板衬底102的顶表面上的多个对准标记114分别以大体上笔直的竖直线为中心。在一些实施例中，在不使用ir传感器(图1a的ir传感器118)的情况下无法从钝化层302的顶表面检测到多个对准标记114。

在一些实施例中，如俯视图400a中所示出的图3的mems结构300配置成静电致动器。在此类实施例中，一或多个可移动元件116(例如质量块)在锚结构124处附接到mems衬底(图3的mems衬底106)。一或多个可移动元件116可具有从锚结构124延伸的一或多个系栓122，所述系栓122配置成悬挂空腔112中的一或多个可移动元件116。因此，一或多个可移动元件116可沿轴(例如x轴、y轴和/或z轴)自由移动。在另外的实施例中，一或多个系栓122是mems衬底(图3的mems衬底106)的部分和/或是一或多个可移动元件116的部分。另外，静态结构126可在空腔112中延伸，且设置成与一或多个可移动元件116横向相邻。静态结构126可配置成相对于mems衬底(图3的mems衬底106)不移动。此外，静态结构126和/或一或多个可移动元件116可包括一或多个突部以防止前述元件之间的静摩擦。在一些实施例中，由于可移动元件116相对于静态结构126移动，可在设置于静态结构126上的金属层109与设置于一或多个可移动元件116上方的金属层109之间检测到电容的变化。可了解，图3的mems结构300可配置为任何mems装置，因此俯视图400a仅仅是实例。

参看图4b，如由线c-c'指示的图3的mems结构300的俯视图400b的一些实施例。

如图3的横截面图中所示出，线c-c'是沿mems衬底106的顶表面。如俯视图400b中所见，多个对准标记114可包括在一或多个方向上延伸的线。在一些实施例中，对准标记114可包括垂直线。举例来说，对准标记114可包括十字形。在其它实施例中，对准标记114可包括网纹图案(moirepattern)。在一些实施例中，对准标记114可由mems衬底106的表面内的凹槽(例如沟槽)(例如具有约1微米或大于1微米的深度)定义。在其它实施例中，对准标记114可由在mems衬底106上方图案化的导电材料定义。可了解，多个对准标记114可呈任何形状，因此图4b仅仅是实例。多个对准标记114在载板衬底(图3的载板衬底102)和mems衬底106的顶表面和/或底表面上包括十字形。

参看图5，提供集成芯片500的横截面图，其中图1a的mems结构100接合到互补金属氧化物半导体(cmos)集成电路(ic)管芯501。

集成芯片500包含上覆于cmosic管芯501的mems结构100。多个接触件110位于外延层108与层间介电(inter-layerdielectric，ild)结构504之间。cmos衬底502位于ild结构504之下。cmos衬底502和ild结构504包含例如晶体管508的电子组件和/或其它电子组件(未示出)，例如一或多个电容器、电阻器、电感器或二极管。晶体管508分别包括源极/漏极区510、栅电极512以及栅极介电质514。cmos衬底502可例如为或包括块状半导体衬底或soi衬底。空腔112位于载板衬底102与ild结构504之间。后段工艺(back-end-of-line，beol)金属化堆叠506位于cmos衬底502与多个接触件110之间。beol金属化堆叠506包含ild结构504、金属线520、金属通孔518以及金属接触件516。ild结构504可包括例如多个堆叠ild层，所述多个堆叠ild层分别包括低κ介电质(即，介电常数小于约3.9的介电质)、氧化物等。金属线520、金属通孔518以及金属接触件516将电组件(例如晶体管508)电性耦接到多个接触件110。金属线520、金属通孔518以及金属接触件516可为例如导电材料，例如铝铜、锗、铜、钨或一些其它金属。

参看图6，提供根据图5的集成芯片500的一些替代实施例的集成芯片600的横截面图，其中省略载板衬底(图5的载板衬底102)。

集成芯片600包含mems结构100，使得省略载板衬底(图5的载板衬底102)。介电层104位于mems衬底106与ild结构504之间，且促进通常通过熔融接合将mems衬底106接合到cmosic管芯501。空腔112定义在外延层108的顶表面与ild结构504之间。硅穿孔(throughsiliconvia，tsv)602从金属化线520延伸到多个接触件110中的一接触件。tsv602将接触件110电性耦接到beol金属化堆叠506和至少一个晶体管508。

参看图7，提供根据图5的集成芯片500的一些替代实施例的集成芯片700的横截面图，其中图1a的mems结构100接合到互补金属氧化物半导体(cmos)集成电路(ic)管芯501。

集成芯片700包含经由底部介电层702接合到cmosic管芯501的mems结构100。连接器焊垫704上覆于金属化线520，为金属线706提供引线接合位置。焊球708上覆于多个接触件110中的一接触件。焊球708为金属线706提供接触点。金属线706直接接触连接器焊垫704和焊球708。在一些实施例中，金属线706电性耦接到不同的独立装置(未示出)。

图8到图14示出根据本公开的形成包含微机电系统(mems)结构的集成芯片的方法的一些实施例的横截面图800到横截面图1400，所述微机电系统结构具有上覆于mems衬底的外延层。虽然参看方法描述图8到图14中所示的横截面图800到横截面图1400，但应了解，图8到图14中所示的结构不限于所述方法而实际上可单独独立于所述方法。虽然将图8到图14描述为一系列动作，但应了解，这些动作不限于所述动作的次序可在其它实施例中更改，且所公开的方法还适用于其它结构。

如图8的横截面图800中所示，提供具有多个对准标记114和空腔112的载板衬底102。mems衬底106经由介电层104接合到载板衬底102。通常，接合通过熔融接合形成，但其它接合方法同样适用。空腔112通过接合工艺密封。在一些实施例中，在执行接合工艺之前在mems衬底106的底表面上形成多个对准标记114。在一些实施例中，在接合工艺之前在载板衬底102的顶侧和载板衬底102的底侧上形成多个对准标记114(未示出)。在一些实施例中，在接合工艺期间，使用ir传感器118来借助多个对准标记114在载板衬底102上方对准mems衬底106。ir传感器118将ir光120(例如ir光120在780纳米到2500纳米的范围内)从mems衬底106的顶表面照射到载板衬底102的至少一个顶表面。如图8中所见，ir传感器118验证mems衬底106的底表面上的多个对准标记114的中心与载板衬底102的顶表面上的多个对准标记114的中心对准。

在一些实施例中，mems衬底106可例如为或包括形成为厚度tms在约675微米到775微米范围内的块状衬底(例如块状硅衬底)、单晶硅、p掺杂硅、n掺杂硅等。在一些实施例中，载板衬底102可例如为或包括形成为厚度在约675微米到775微米范围内的块状衬底(例如块状硅衬底)、单晶硅、p掺杂硅、n掺杂硅等。在一些实施例中，载板衬底102和mems衬底106包括具有大致相同的掺杂类型和浓度的相同材料。在一些实施例中，介电层104可例如为或包括形成为厚度在约25微米到75微米范围内的氧化硅、氮化硅、碳化硅、一些其它氧化物等。在一些实施例中，mems衬底106和载板衬底102可例如具有约1*10¹³原子/立方厘米到1*10¹⁶原子/立方厘米的范围内的掺杂浓度。在一些实施例中，mems衬底106具有约2欧姆-厘米到20欧姆-厘米的范围内的电阻。

如图9的横截面图900中所示，执行薄化工艺以减小mems衬底106的厚度。在一些实施例中，薄化工艺可例如包含刻蚀工艺、研磨工艺或另一去除工艺。薄化工艺将mems衬底106的厚度tms减小到约5微米到775微米的范围。在一些实施例中，在执行薄化工艺之后，在mems衬底106的顶表面上形成多个对准标记114。

如图10的横截面图1000中所示，在mems衬底106上方形成外延层108。外延层108可例如通过分子束外延法(molecularbeamepitaxy，mbe)、气相外延法(vaporphaseepitaxy，vpe)、液相外延法(liquidphaseepitaxy，lpe)、一些其它合适的外延工艺或前述的任何组形成合。另外，在执行外延层108的外延时，同时执行掺杂。在一些实施例中，外延层108可例如为或包括形成为厚度在约1纳米到1000纳米范围内的多晶硅、硅、非晶硅等。在一些实施例中，外延层108的掺杂浓度在约1*10^17原子/立方厘米到1*10²⁰原子/立方厘米的范围内。在一些实施例中，外延层108具有约1毫欧姆-厘米到5毫欧姆-厘米的范围内的电阻。

如图11a的横截面图1100a中所示，在外延层108上方形成多个接触件110。在形成多个接触件110期间，使用ir传感器118以借助载板衬底102的顶表面上的至少多个对准标记114来对准多个接触件。ir传感器118将ir光120从外延层108的顶表面照射到载板衬底102的顶表面上的多个对准标记114。多个接触件110由金属层109构成。在一些实施例中，金属层109可例如为或包括形成为厚度在约100纳米到3000纳米范围内的铝、铜、铝铜等。多个接触件110分别与外延层108形成欧姆接触。

在一些实施例中，例如通过在外延层108上方形成包括开口的金属薄片来形成多个接触件110(未示出)。在形成金属薄片期间，ir传感器118将ir光120照射穿过开口，且借助载板衬底102的顶表面上的至少多个对准标记114对准所述薄片。在外延层108上方形成金属薄片之后，对金属薄片执行刻蚀工艺以定义金属层109，且随后定义多个接触件110。在一些实施例中，在刻蚀工艺期间使用ir传感器118以确保借助多个对准标记114对准多个接触件110。

在一些实施例中，例如通过剥离工艺(未示出)来形成多个接触件110。所述剥离工艺包含：在外延层108上方形成掩蔽层(例如光刻胶)；使掩蔽层图案化使得掩蔽层包括多个开口；在掩蔽层上方形成金属层109，使得金属层109填充多个开口；去除掩蔽层和上覆于掩蔽层的任何材料。填充多个开口的金属层109保留作为多个接触件110。在前述实例中，在使掩蔽层(未示出)图案化期间使用多个对准标记114和ir传感器118。

参看图11b，提供如图11a和图11b中所示的剖示线中指示的图11a的mems衬底106的俯视图1100b的一些实施例。

如图11b中所示，多个对准标记114与多个接触件110横向偏移。可了解，多个对准标记114的位置可位于与多个接触件110横向偏移的mems衬底106和/或载板衬底102内的任何地方，因此图11b仅仅是实例。另外，可了解，多个对准标记114包括十字形，但多个对准标记114可包括任何合适的形状，因此图11b仅是非限制性实例。在一些实施例中，载板衬底102的顶表面上的多个对准标记114包括与mems衬底106的顶表面上的多个对准标记114相同的形状且直接位于所述多个对准标记之下。可例如在形成多个接触件110期间使用图11b中的多个对准标记114的位置，所述形成多个接触件包含在外延层108上方形成包括开口的金属薄片。

参看图11c，提供如图11a和图11c中所示的剖示线中指示的图11a的mems衬底106的俯视图1100c的一些实施例。

如图11c中所示，多个对准标记114横向地位于多个接触件110的外部侧壁内。载板衬底102的顶表面上的多个对准标记114包括与mems衬底106的顶表面上的多个对准标记114相同的形状且直接位于所述多个对准标记之下。可例如在形成多个接触件110期间使用图11c中的多个对准标记114的位置，所述形成多个接触件包含执行剥离工艺。

如图12a的横截面图1200a中所示，提供用于在外延层108上方形成多个接触件110的替代实施例。用于形成图12a中示出的多个接触件110的工艺包含：在外延层108上方形成硅层和牺牲金属层；使定义金属层109的硅层和牺牲金属层图案化；以及执行退火工艺以形成硅化物层202。在一些实施例中，在硅层和牺牲金属层的形成和图案化步骤期间使用ir传感器118来确保借助多个对准标记114对准多个接触件110。

如图12b的横截面图1200b中所示，提供用于在外延层108上方形成多个接触件的替代实施例。用于形成图12b中示出的多个接触件110的工艺包含：在外延层108上方形成钝化层302；使钝化层302图案化且形成穿过钝化层302的多个通孔304；执行退火工艺以在多个通孔304的正下方形成多个硅化物区段306；以及在多个通孔304的正上方形成金属层109以定义多个接触件110。在一些实施例中，在使钝化层图案化、形成多个通孔304以及形成金属层109期间使用ir传感器118来确保借助多个对准标记114对准多个接触件110。

如图13的横截面图1300中所示，对定义mems结构100的图11a的mems衬底106和外延层108执行刻蚀工艺。刻蚀工艺启封图11a的空腔112，由此定义从载板衬底102的顶表面到外延层108的顶表面的空腔112。刻蚀工艺定义空腔112内的多个可移动元件116，使得多个接触件110的一部分上覆于多个可移动元件116。在一些实施例中，刻蚀工艺利用ir传感器118来确保借助多个对准标记114形成和对准多个可移动元件116。

如图14的横截面图1400中所示，图13的mems结构100旋转180度且接合到互补金属氧化物半导体(cmos)集成电路(ic)管芯501。多个接触件110的至少一部分通过直接接触金属化线520经由beol金属化堆叠506电性耦接到cmosic管芯501上的电子组件(例如晶体管508)。

图15示出根据一些实施例的形成集成芯片的方法1500。虽然将方法1500示出和/或描述为一系列动作或事件，但应了解，所述方法不限于所示出的次序或动作。因此，在一些实施例中，动作可以与所示出的不同次序进行，和/或可同时进行。另外，在一些实施例中，所示出的动作或事件可细分成多个动作或事件，其可与其它动作或子动作在不同时间进行或同时进行。在一些实施例中，可省略一些所示出的动作或事件，且可包含其它未示出的动作或事件。

在动作1502处，空腔和多个对准标记形成于载板衬底的第一侧上。图8示出对应于动作1502的一些实施例的横截面图800。

在动作1504处，在载板衬底的第一侧上方形成介电层。图8示出对应于动作1504的一些实施例的横截面图800。

在动作1506处，微机电系统(mems)衬底经由介电层接合到载板衬底。图8示出对应于动作1506的一些实施例的横截面图800。

在动作1508处，对mems衬底执行薄化工艺。图9示出对应于动作1508的一些实施例的横截面图900。

在动作1510处，在mems衬底上方形成外延层，所述外延层包括比mems衬底更高的掺杂浓度，且外延层上覆于多个对准标记。图10示出对应于动作1510的一些实施例的横截面图1000。

在动作1512处，根据多个对准标记在外延层上方形成多个导电接触件。红外(ir)传感器用于借助多个对准标记来对准多个导电接触件。图11a示出对应于动作1512的一些实施例的横截面图1100a。

在动作1514处，执行刻蚀工艺以去除定义至少一个可移动元件的空腔正上方的mems衬底和外延层的一部分。多个导电接触件中的至少一个导电接触件上覆于至少一个可移动元件。图13示出对应于动作1514的一些实施例的横截面图1300。

因此，在一些实施例中，本公开涉及一种形成集成芯片的方法，所述方法包含：在低掺杂mems衬底上方形成高掺杂外延层。多个欧姆接触形成于外延层上方且同时借助位于外延层之下的多个对准标记与ir传感器对准。

在一些实施例中，本申请提供一种用于制造微机电系统(mems)结构的方法，所述方法包含：将mems衬底接合到载板衬底，其中mems衬底包括单晶硅；在mems衬底上方形成外延层，其中所述外延层具有比mems衬底更高的掺杂浓度；以及在外延层上方形成多个接触件，其中所述多个接触件分别与外延层形成欧姆接触。在一些实施例中，制造微机电系统结构的方法更包括：执行刻蚀工艺以在微机电系统衬底中定义至少一个可移动元件以及在载板衬底的上表面与外延层的顶表面之间定义空腔，其中至少一个可移动元件位于空腔内，以及其中多个接触件中的至少一个接触件上覆于至少一个可移动元件。在一些实施例中，形成多个接触件包括：在外延层上方形成硅层；在硅层上方形成金属层；执行退火工艺以将硅层转化成硅化物层，其中欧姆接触经由硅化物层而存在于所述金属层与外延层之间；以及执行刻蚀工艺以定义多个接触件。在一些实施例中，制造微机电系统结构的方法更包括：在形成金属层之前，在硅层上方形成牺牲金属层；其中退火工艺将硅层及牺牲金属层转化成硅化物层，其中牺牲金属层包括与构成金属层的金属不同的金属。在一些实施例中，硅化物层的底表面竖直地位于外延层的顶表面下方，且硅化物层的顶表面竖直地位于外延层的顶表面上方。在一些实施例中，形成多个接触件包括：在外延层上方形成钝化层；形成穿過钝化层的多个金属通孔，其中多个金属通孔直接接触外延层的顶表面；在钝化层上方形成金属层；以及在金属层中执行刻蚀工艺以定义多个接触件，其中每个金属通孔位于多个接触件中的一接触件之下。在一些实施例中，制造微机电系统结构的方法更包括：在形成多个金属通孔之后执行退火工艺，使得多个金属通孔的材料的硅化物层形成于每个金属通孔下的外延层的顶表面下方。在一些实施例中，多个金属通孔包括与构成金属层的第二材料不同的第一材料。在一些实施例中，微机电系统衬底包括本征单晶硅。

在一些实施例中，本申请提供一种用于制造集成芯片的方法，所述方法包含：在第一衬底上方形成多个对准区；将第一衬底接合到第二衬底以在第一衬底与第二衬底之间形成空腔；对第二衬底执行薄化工艺；在第二衬底上方形成外延层，其中所述外延层具有比第二衬底更高的掺杂浓度；在外延层的顶表面上方形成多个接触件，其中形成工艺包含：通过使用从外延层的顶表面向多个对准区照射的近红外(nir)光借助多个对准区在第一衬底上方对准多个接触件；以及执行刻蚀工艺以去除空腔的正上方的第二衬底和外延层的一部分且定义至少一个可移动元件，其中多个接触件的第一子集位于至少一个可移动元件的正上方。在一些实施例中，多个接触件的第二子集横向布置于空腔外部，第二子集内的多个接触件的最小宽度是第一子集内的多个接触件的最大宽度的至少两倍。在一些实施例中，近红外光用于借助多个对准区来对准光掩模，光掩模用于执行刻蚀工艺。在一些实施例中，多个接触件分别与外延层形成欧姆接触。在一些实施例中，从外延层的顶表面上方向第一衬底的底表面照射近红外光。在一些实施例中，在形成外延层之前在第二衬底上形成第二多个对准区，其中借助多个对准区的任何对准同时利用第二多个对准区。在一些实施例中，在空腔的下表面上形成多个对准区中的至少一个对准区。

在一些实施例中，本申请提供一种微机电系统(mems)结构，包含：具有可移动元件的mems衬底，布置于载板衬底上方；外延层，上覆于mems衬底，其中外延层具有比mems衬底更高的掺杂浓度；以及多个接触件，上覆于外延层，其中多个接触件中的至少一个位于可移动元件的正上方，其中多个接触件分别与外延层具有欧姆接触。在一些实施例中，载板衬底包括多个对准区，其中多个接触件分别与多个对准区竖直地偏移。在一些实施例中，多个接触件分别包括上覆于第二导电层的第一导电层，其中第一导电层由与第二导电层不同的材料构成。在一些实施例中，微机电系统结构更包括：钝化层上覆于所述外延层，使得钝化层位于外延层与多个接触件之间；以及多个通孔分别延伸穿过钝化层，其中多个通孔配置成提供多个接触件与外延层之间的欧姆接触。

前文概述若干实施例的特征以使本领域的技术人员可更好地理解本公开的各方面。本领域的技术人员应了解，其可易于使用本公开作为设计或修改用于进行本文中所引入的实施例的相同目的和/或获得相同优势的其它工艺和结构的基础。本领域的技术人员还应认识到，此类等效构造并不脱离本公开的精神和范围，且本领域的技术人员可在不脱离本公开的精神和范围的情况下在本文中进行各种改变、替代以及更改。