一种MEMS滤波器制作方法与流程

本发明涉及mems滤波器制作技术领域，尤其涉及一种mems滤波器制作方法。

背景技术：

mems滤波器具有可调谐范围大、精细度高、自由光谱区宽的特点，在无线电通讯和光纤通信领域有着较为广泛的应用。滤波器一般包括衬底，衬底上附着有布拉格反射镜，布拉格反射镜上附着有两个电极。滤波器腔长调谐一般是通过静电或者微电磁驱动滤波器上层反射镜(布拉格反射镜)向下运动进而改变滤波器的腔长，达到调谐谐振波长进而选频的目的，且腔长可调更有利于实现超光谱成像和dwdm系统中的光谱滤波功能，调谐范围更大。该类型器件加工需保证器件的平整度，加工精度要求精良；且需保证浮桥结构产生形变时不易发生破裂，进一步加大了浮桥结构的制作工艺难度，再者如何结合与现有工艺流程进行结合，如与现有半导体芯片工艺进行兼容，制作出符合设计要求的器件也是目前亟需解决的技术问题。

技术实现要素：

本发明的目的在于克服现有制作工艺精度不够高易引起器件翘曲的问题，提供了一种mems滤波器制作方法。

本发明的目的是通过以下技术方案来实现的：一种mems滤波器制作方法，所述方法包括：

在衬底正背面依次生长隔离层、第一dbr介质膜、牺牲层和第二dbr介质膜；

制作衬底正面上电极、下电极，上电极底部与衬底正面的第二dbr介质膜的底层膜接触，下电极底部与衬底正面的第一dbr介质膜的顶层膜接触；

释放衬底正面的中间牺牲层得到具有空腔的牺牲层，空腔位置对应的第二dbr介质膜为浮桥区域。

在一示例中，所述第一dbr介质膜包括交替排列的多晶硅层和氮化硅层；所述第二dbr介质膜包括交替排列的多晶硅层和氮化硅层；所述牺牲层为二氧化硅层。

在一示例中，在衬底正面生长第一dbr介质膜后还包括：对衬底正面的第一dbr介质膜的顶层膜进行重掺杂处理得到第一电极导电层；

和/或，

在衬底正面生长第二dbr介质膜时包括：对衬底正面的生长的第二dbr介质膜的底层膜进行重掺杂处理得到第二电极导电层。

在一示例中，所述在衬底正背面的第一dbr介质膜上制备牺牲层后还包括：

在衬底正面制备第一对准标记和/或第二对准标记，第一对准标记用于衬底正面的制作工艺的对准，第二对准标记用于衬底背面的制作工艺的对准。

在一示例中，在衬底正背面制备牺牲层后还包括：

在衬底正面的牺牲层制作环状第一凹部或者环状第一凸部，以使牺牲层上生长的第二dbr介质膜对应所述环状第一凹部位置形成下凸上凹的环状凹凸部或者使牺牲层上生长的第二dbr介质膜对应所述环状第一凸部位置形成下凹上凸的环状凹凸部，所述环状凹凸部为环状防破裂梁。

在一示例中，所述方法还包括：

由衬底背面的第二dbr介质膜至衬底背面的第一dbr介质膜制作背孔，直至暴露衬底背面的隔离层，并在衬底背面的第二dbr介质膜表面非挖孔区域制备金属反射层。

在一示例中，所述由衬底背面的第二dbr介质膜至衬底背面的第一dbr介质膜制作背孔，直至暴露衬底背面的隔离层具体包括：

在第二dbr介质膜上制作背孔区域的第一光刻胶层；

第一次干法蚀刻，刻蚀至牺牲层；

去除剩余牺牲层；

第二次干法蚀刻，刻蚀停留在与隔离层接触的第一dbr介质膜的接触层；

蚀刻剩余接触层；

去除第一光刻胶层。

在一示例中，所述制作衬底正面上电极、下电极具体包括：

对晶圆正面的第二dbr介质膜进行挖孔处理，直至暴露出衬底正面的第二dbr介质膜的底层膜得到上电极孔；

由晶圆正面的第二dbr介质膜至晶圆正面的第一dbr介质膜进行挖孔处理，直至暴露出衬底正面的第一dbr介质膜的顶层膜得到下电极孔；

采用金属材料分别填充上电极孔、下电极孔并延伸凸出于衬底正面的第二dbr介质膜层，得到上电极和下电极。

在一示例中，所述释放衬底正面的中间牺牲层得到具有空腔的牺牲层具体包括：

在衬底正面的第二dbr介质膜的环状防破裂梁的周围形成释放孔；

通过释放孔在所述牺牲层形成空腔。

在一示例中，所述在衬底正面的第二dbr介质膜的环状防破裂梁的周围形成释放孔同时还包括：

在下电极外围制作隔离刻蚀小孔，以去除隔离刻蚀小孔对应的牺牲层，形成上下电极阻挡带。需要进一步说明的是，上述各选项对应的技术特征可以相互组合或替换构成新的技术方案。

与现有技术相比，本发明有益效果是：

(1)在本发明的一示例性实施例中，采用双面结构工艺能够保证器件的平整度，解决现有技术单面长膜引起的器件翘曲，同时，本申请浮桥区域为密封闭环浮桥，相较于现有镂空浮桥，提升了结构强度，降低了衬底正面的第二dbr介质膜的破裂风险。

(2)在本发明的一示例性实施例中，环状防破裂梁结构在第二dbr介质膜向下形变过程中，能够为第二dbr介质膜的浮桥提供回弹牵引力，增强整个浮桥的韧性，浮桥更不容易破裂。

(3)在本发明的一示例性实施例中，针对多层不同介质膜进行刻蚀时，第一次干法刻蚀停止于牺牲层，然后进行平坦化、第二次干法刻蚀和多晶硅蚀刻的步骤，可消除由于不同介质膜刻蚀造成的尖角影响，精确蚀刻到衬底上部的隔离层，且保持隔离层的表面平滑，背孔制作工艺方法，可行度高、精确度好，且能与半导体制作工艺兼容，提高了产品研发的成功率。

附图说明

下面结合附图对本发明的具体实施方式作进一步详细的说明，此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，在这些附图中使用相同的参考标号来表示相同或相似的部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。

图1为本发明一示例中的方法流程图；

图2为本发明一示例中的衬底正背面生长第一dbr介质膜的示意图；

图3为本发明一示例中的衬底正背面生长牺牲层示意图；

图4为本发明一示例中衬底与对准标记的示意图；

图5(a)为本发明一示例中的正面对准标记示意图；

图5(b)为本发明一示例中的背面对准标记示意图；

图6(a)为本发明一示例中的制作环状第一凹部示意图；

图6(b)为本发明一示例中的制作环状第一凸部示意图；

图7为本发明一示例中的制作环状防破裂梁示意图；

图8为本发明一示例中的浮桥区域示意图；

图9为本发明一示例中的浮桥区域示意图；

图10为本发明一示例中的背孔制作工艺步骤s11示意图；

图11为本发明一示例中的背孔制作工艺步骤s12示意图；

图12为本发明一示例中的背孔制作工艺步骤s13示意图；

图13为本发明一示例中的背孔制作工艺步骤s13示意图；

图14为本发明一示例中的背孔制作工艺步骤s15示意图；

图15为本发明一示例中的背孔制作工艺步骤s16示意图；

图16为本发明一示例中的制作金属反射层示意图；

图17为本发明一示例中的制作上电极孔示意图；

图18为本发明一示例中的制作下电极孔示意图；

图19为本发明一示例中的上、下电极孔图；

图20为本发明一示例中的形成空腔示意图；

图21为本发明一示例中的形成浮桥区域示意图；

图22为本发明一示例中的形成金属保护层示意图；

图23为本发明一示例中的形成第二光刻胶层示意图；

图24为本发明一示例中的浮桥区域俯视图；

图25为本发明一示例中的形成环状防破裂梁示意图；

图26为本发明一示例中的释放孔示意图。

图中：1-衬底，2-隔离层，3-第一dbr介质膜，4-牺牲层，5-第二dbr介质膜，6-多晶硅层，7-氮化硅层，8-接触层，9-第一光刻胶层，10-第一尖角，11-空腔，12-环状第一凹部，13-环状第一凸部，14-浮桥区域，141-释放孔，142-环状防破裂梁，15-上电极孔，16-下电极孔，17-上电极，18-下电极，20-金属保护层，21-第二光刻胶层，25-金属反射层，26-上下电极阻挡环，27-对准标记对，27a-第一对准标记，27b-第二对准标记。

具体实施方式

下面结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

在本发明的描述中，需要说明的是，属于“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方向或位置关系为基于附图所述的方向或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，属于“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性。

在本发明的描述中，需要说明的是，除非另有明确的规定和限定，属于“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。

此外，下面所描述的本发明不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。

实施例1

如图1所示，在实施例1中，一种mems滤波器制作方法，具体采用双面结构工艺制作滤波器，具体包括：

s1：在衬底1正背面依次生长隔离层2、第一dbr介质膜3、牺牲层4和第二dbr介质膜5；

s2：制作衬底1正面上电极17、下电极18，上电极17底部与衬底1正面的第二dbr介质膜5的底层膜接触，下电极18底部与衬底1正面的第一dbr介质膜3的顶层膜接触；

s3：释放衬底1正面的中间牺牲层4得到具有空腔11的牺牲层4，空腔11位置对应的第二dbr介质膜5为浮桥区域14。

在其中一示例性实施例中，所述衬底1为6寸双抛光的圆形晶圆硅片，直径为150mm，而在其他示例性实施例中，所述衬底1的可以为其他材料的衬底1，也可选择其他形状衬底1，只要可以实现mems滤波器均可。

在一示例中，第一dbr介质膜3包括交替排列的多晶硅层6(polysi)(图中表示为左下至右上的斜线)和氮化硅层7(图中表示为左上至右下的斜线)，所述第二dbr介质膜5包括交替排列的多晶硅层6和氮化硅层7；所述牺牲层4为二氧化硅层。

在一示例中，如图2所示，在晶圆清洗后，采用lpcvd机台在晶圆正背面同时长膜，依次生长sio2/polysi/sin/polysi/sin/polysi/sin/polysi介质膜。本发明在晶圆正背面同时生长隔离层2、第一dbr介质层3能够保证器件的平整度，解决现有技术单面长膜引起的器件翘曲。需要进一步说明的是，在单面长膜的器件制作工艺中，是无法在晶圆背面设置用于防止晶圆翘曲的基板的，这是因为晶圆未长膜前的平整度是比较高的，在整个长膜过程中需要保持晶圆一直处于平整状态，如果仅在单面进行长膜即在晶圆背面设置防止晶圆翘曲的基板，则单面长膜完成后晶圆已经发生翘曲，即使在后续在对晶圆进行平整处理，也无法使晶圆恢复平整的状态，且后续平整处理过程容易导致原来已经生长的膜层状态发生破坏，容易受应力影响而致使膜层破裂，且长膜工艺温度极高(800-1000摄氏度)，后续对晶圆进行平整度处理的工艺相当有限且效果并不理想。需要强调的是，在晶圆多层膜生长的过程中，膜层之间的应力匹配是很重要的影响，匹配不当，长膜过程没有结束膜之间就会因为应力不匹配而使膜层破裂，长膜过程本身就无法完成，本申请同时在晶圆背面生长隔离层2、第一dbr介质膜3、牺牲层4和第二dbr介质膜5，是控制多层膜间应力匹配的有效手段，且有效保证了晶圆的平整度。

在一示例中，在衬底1正面生长第一dbr介质膜3后还包括：对衬底1正面的第一dbr介质膜3的顶层膜进行重掺杂处理得到第一电极导电层，即采用离子注入机台对dbr介质膜的顶层polysi进行重掺杂处理，掺杂b+或p+，然后使用快速退火工艺进行退火，以提高掺杂层的导电性。

在一示例中，如图3所示，采用pecvd方式在晶圆正背面制作牺牲层sio2，与高温lpcvd制作的第二dbr介质膜相比，pecvd制作牺牲层的蚀刻速率更快，能够良好提高后续牺牲层4悬臂梁蚀刻工艺时牺牲层与晶圆正面第二dbr介质膜5之间的蚀刻选择比，便于后续浮桥区域工艺的制作。

在一示例中，在衬底1正背面的第一dbr介质膜3上制备牺牲层4后还包括：在衬底1正面牺牲层4上制备第一对准标记27a和第二对准标记27b，第一对准标记27a用于衬底正面的制作工艺的对准，第二对准标记用于衬底背面的制作工艺的对准，主要用于衬底1背面的背孔工艺以及制作金属反射层35用。一第一对准标记27a、一第二对准标记27b构成一对准标记对27，对准标记对27中第一对准标记27a、一第二对准标记27b不重叠，如图4所示，晶圆正面的牺牲层4上设有两个对准标记对27，两个对准标记对27对称设于晶圆两侧。更为具体地，如图5(a)所示第一对准标记27a包括分别设于左上角、右下角的横向阵列线框对准标记，以及分别设于左下角、右上角的纵向阵列线框对准标记；如图5(b)所示，第二对准标记27b包括一十字对准标记和一矩形对准标记，对准标记所占晶圆面积小，约为2mm²。需要进一步说明的是，本申请滤波器器件各膜层为透明的介质膜，且各膜层较薄，因此在制作第一对准标记27a、第二对准标记27b后，后续制作正面工艺、背面工艺时仍然能够观察到对应的对准标记。

在一示例中，在衬底1正背面生长第二dbr介质膜5包括对衬底1正面的生长的第二dbr介质膜5的底层膜进行重掺杂处理得到第二电极导电层。具体地，采用lapecvd机台在晶圆正背面同时生长polysi，仅对正面polysi膜进行离子注入重掺杂b⁺或p⁺，并对晶圆进行rta快速退火，以提高第二电极导电层的导电性。

在一示例中，制作第二电极导电层后，采用lpcvd法在晶圆正背面依次制作sin/polysi/sin/polysi/sin介质膜。

在一示例中，在衬底1正面制备第二dbr介质膜5前还包括：

在衬底1正面的牺牲层4制作环状第一凹部12或者环状第一凸部13，如图6(a-b)所示，以使牺牲层4上生长的第二dbr介质膜5对应所述环状第一凹部12位置形成下凸上凹(以第二dbr介质膜5中的每层膜水平面为基准)的环状凹凸部或者使牺牲层4上生长的第二dbr介质膜5对应所述环状第一凸部13位置形成下凹上凸的环状凹凸部，如图7所示所述环状凹凸部为环状防破裂梁142。作为一选项，环状第一凹部12包括多圈水平凹槽，环状第一凸部13包括多圈水平凸起。环状防破裂梁142位于第二dbr介质膜5的每一层均包括凹面和凸面，如图7所示(仅示出了所述第二dbr介质膜54对应所述环状第一凹部12位置形成下凸上凹的环状凹凸部的情况，下同)。更为具体地，在牺牲层4上生长的第二dbr介质膜5可采用lpcvd机台进行生长。

在一示例中，当制作的是环状第一凹部12时，可以采用干法刻蚀的方式在牺牲层4上进行蚀刻；当制作的是环状第一凸部13时，可以采用部分生长的方式多生长一部分牺牲层4(也可以使用其他任何可以实现的方式，在此不进行限定)。

更优地，在一示例性实施例中，所述环状防破裂梁142将所述浮桥区域14分隔为至少两个子区域。具体地，采用该种方式可以使得整个浮桥区域14均具有降低浮桥区域14的破裂风险的效果。其中，图8和图9分别给出了其中两种示例性实施例：如图8所示，由释放孔141构成的浮桥区域14的俯视图为圆形，而环状防破裂梁142为同心圆环，即环状防破裂梁142为多个中空的同心圆柱，相邻圆柱层叠排布形成环状凹凸部，该同心圆环将浮桥区域14分隔为内圈和外圈，从而使得整个浮桥区域14均可以受到环状防破裂梁142的作用；如图9所示，由释放孔141构成的浮桥区域14的俯视图为圆形，环状防破裂梁142为多个中空的同心正六边棱柱，相邻棱柱层叠排布形成环状凹凸部。

当采用本示例性实施例的结构，在该滤波器的实际工作过程中，环状防破裂梁142内部是一个工作平面，平行度很好，环状防破裂梁142区域类似一系列环行分布的微型弹簧，可增强整个浮桥区域14的韧性，连接了环状防破裂梁142的两侧浮桥，使得连接上更为牢固，浮桥区域14不容易破裂，即不会因为静电力的驱动使得浮桥区域14上下浮动造成浮桥区域14的破裂。

在一示例中，在晶圆正背面生长第二dbr介质膜5后还包括对滤波器器件的背孔制作，即由衬底背面的第二dbr介质膜5至衬底背面的第一dbr介质膜3制作背孔，直至暴露衬底背面的隔离层2。针对多层不同介质膜进行刻蚀时，可消除由于不同介质膜刻蚀造成的尖角影响，精确蚀刻到衬底上部的隔离层2，且保持隔离层2的表面平滑。具体地，所述背孔制作工艺包括步骤s11-s16：

s11：在第二dbr介质膜5上制作背孔区域的第一光刻胶层9，如图10所示(背孔制作工艺中仅对晶圆正面图形进行示意，下同)。其中，制作背孔区域的第一光刻胶层9时，第一光刻胶层9与第一对准标记对齐制备，保证器件制作精准度。

在其中一示例性实施例中，考虑后续多步蚀刻工艺，第一光刻胶层9的厚度须较厚，且抗干法和湿法刻蚀，第一光刻胶层厚度5-20μm。

s12：第一次干法蚀刻，刻蚀至牺牲层4，如图11所示。

更优地，在一示例性实施例中，该步骤的具体内容包括：采用icp蚀刻机台对第二dbr介质膜5和牺牲层4进行干法蚀刻，刻蚀至牺牲层4时剩余一些牺牲层4，使累计蚀刻的第一尖角10被包含于剩余牺牲层4的厚度中。

干法蚀刻较厚的多层膜时，特别是牺牲层4膜层较厚，由于不同膜层的蚀刻速率不同，在蚀刻过程中由于蚀刻累计效应容易形成尖角(在该步骤中为第一尖角10)，造成蚀刻面不平整。本工艺中的多层介质膜(该步骤为第二dbr介质膜5)的每一单层膜层均较薄，厚度约80-150nm之间，若直接干法蚀刻下去，蚀刻形成的尖角容易穿透某一单层介质膜，不能精确停留在隔离层2表面，故需在蚀刻牺牲层4时特意剩余一些牺牲层4，使累计蚀刻形成的第一尖角10被包含于剩余牺牲层4厚度中，在蚀刻中间过程进行一次平坦化工艺(即下一个步骤)，以降低累计蚀刻效应形成的尖角影响。

更优地，在一示例性实施例中，在该步骤中，蚀刻气体为cf4&o2，气体流量0-500sccm，上电极rf功率为300-600w，下电极rf功率为100-200w，工艺压强为10mtorr-1.5par。蚀刻时间可根据蚀刻进入牺牲层4厚度进行适当的调整，蚀刻后牺牲层4剩余厚度500-1000埃。

s13：去除剩余牺牲层4，如图12所示。

该步骤的目的是去除剩余的牺牲层4，并将牺牲层4中的尖角现象(即第一尖角10)一同去除，为下一步干法蚀刻提供平坦化的蚀刻平面。

更优地，在一示例性实施例中，所述去除剩余牺牲层4，包括：利用boe溶液，除去包括尖角的剩余牺牲层4，形成平坦化平面。

若剩余牺牲层4厚度500-1000埃，在稀释boe溶液中浸泡约5-10min，则背孔底部的牺牲层4被蚀刻干净形成光滑平面，且由于平坦化工艺时间短，对侧壁的侧向蚀刻也很少(如图12所示)。

s14：第二次干法蚀刻，刻蚀停留在与隔离层2接触的第一dbr介质膜3的接触层8，如图13所示。其中，接触层8为多晶硅层6；

具体地，在该步骤中，采用icp蚀刻机台，通过蚀刻牺牲层4下面的第一dbr介质膜3，使蚀刻停留在隔离层2上面的多晶硅层6(即接触层8)中。本步骤的干法蚀刻也会形成尖角，但由于第一dbr介质膜3的整体厚度较小，蚀刻速率慢，故形成的尖角深度较浅，可包含在单一的多晶硅层3内。

更优地，在一示例性实施例中，在该步骤中，蚀刻气体为cf4&o2，气体流量0-200sccm，上电极rf功率为50-200w，下电极rf功率为0-100w，工艺压强为10mtorr-1.5par。

具体地，根据上述示例性实施例所述，所述第一次干法刻蚀为快速干法刻蚀，第二次干法刻蚀为慢速干法刻蚀。所述快速干法刻蚀和慢速干法刻蚀由蚀刻气体的流量、上电极rf功率、下电极rf功率和工艺压强共同决定。

其中，第一次干法蚀刻是蚀刻掉上部的多层膜并蚀刻进牺牲层4中，牺牲层4比较厚，采用快速干法蚀刻，蚀刻速率快，可节约工艺时间，快速干法蚀刻带来的蚀刻尖角较深，但可包容在较厚的牺牲层4中，故不影响后续的湿法平坦化工艺。第二次蚀刻下部的多层膜时，因为每层膜的厚度较薄，且整体膜的厚度也较薄，不能采用快速干法蚀刻，只能使用慢速干法蚀刻，这样形成的蚀刻尖角也较浅，可以包含在最下层的单层多晶硅膜中，便于后续用tmah将多晶硅去除，使隔离层2的表面比较平坦。

s15：蚀刻剩余接触层8，如图14所示。

更优地，在一示例性实施例中，所述蚀刻剩余接触层包括：将器件放入浓度15％-25％的tmah溶液中，在80℃的条件下浸泡60-80s，可将隔离层2上的多晶硅6(即接触层8)去除，留下平滑的隔离层2。

s16：去除第一光刻胶层9，如图15所示。

更优地，在一示例性实施例中，所述去掉第一光刻胶层9，包括：

s161：采用nmp溶液冲洗工艺进行冲洗，冲洗压力300-1500psi，时间约3-10min；s162：采用ipa溶液冲洗掉多余nmp溶液；s163：将器件进行烘干(甩干机、烘箱或氮气枪等方式)；s164：利用o2灰化工艺去除器件表面的第一光刻胶残渣。

另外，需要说明的是，第一次干法刻蚀不能直接刻蚀至牺牲层4以下的某一第一dbr介质膜3层中的任意一层，这样就失去了平坦化的意义，后续慢速蚀刻也无法平坦化。具体地：牺牲层4是最厚的，可以用湿法工艺进行平坦化，平坦化在这里做才有意义，工艺上也容易实现。如果放在牺牲层4以下，尖角就会穿透好几层，无法进行湿法平坦化。后续再进行慢速干法蚀刻尖角引起的问题会更严重。

在一示例中，如图16所示，完成晶圆背面的背孔制作工艺后，还包括对晶圆背面的第二dbr介质膜5表面非挖孔区域制作金属反射层25，金属反射层25为铝、钛、银、铂等材质中的任意一种。

在一示例中，制作背面金属反射层25后即制作晶圆正面上电极17、下电极18，具体包括步骤s21-s23：

s21：对晶圆正面的第二dbr介质膜5进行挖孔处理，直至暴露出衬底1正面的第二dbr介质膜5的底层膜(第二电极导电层)，如图17所示，得到呈圆柱形的上电极孔15；

s22：由晶圆正面的第二dbr介质膜5至晶圆正面的第一dbr介质膜3进行挖孔处理，直至暴露出衬底1正面的第一dbr介质膜3的顶层膜(第一电极导电层)，如图18所示，得到呈圆柱形的下电极孔16；

s23：采用金属材料分别填充上电极孔15、下电极孔16并延伸凸出于衬底1正面的第二dbr介质膜5层，如图19所示，得到上电极17和下电极18。作为一选项，俯视观察时，凸出于衬底1正面的第二dbr介质膜5层的电极部分(呈圆柱状)能将电极连接挖孔区域覆盖。

在一示例中，步骤s3中释放衬底1正面的中间牺牲层4得到具有空腔11的牺牲层4具体包括步骤s31-s32：

s31：在衬底1正面的第二dbr介质膜5的环状防破裂梁142的周围形成释放孔141，如图22所示；其中，该释放孔141尺寸约1.5-3μm之间，孔与孔之间的间距约10-30μm之间；孔太小后续蚀刻溶液不易进去，孔太大后续制作后第二dbr介质膜5牢固度不足，容易破损；孔间距太大，牺牲层4不易挖空，孔间距太小，小孔太密，制作后第二dbr介质膜5容易破损。采用干法刻蚀的形式形成释放孔141。需要说明的是，干法刻蚀需要到一部分牺牲层4，蚀刻时间可根据进入牺牲层4厚度进行适当的调整，进入牺牲层4深度深，则后续空腔11制作时采用湿法蚀刻，空腔11侧壁有坡度，进入牺牲层4深度浅，则后续蚀刻时空腔11侧壁角度直，但至少需要进入牺牲层4500-1000埃。

s32：通过释放孔141在所述牺牲层4形成空腔11，空腔11对应的第二dbr介质膜5形成浮桥区域14，如图20所示。

在一示例中，在衬底1正面的第二dbr介质膜5的环状防破裂梁142的周围形成释放孔141具体包括：

s311：如图21所示(此处仅示意了晶圆正面图)，在晶圆正面的第二dbr介质膜5上形成金属保护层20；

s312：如图22所示(此处仅示意了晶圆正面图)，在金属保护层20上形成第二光刻胶层219；

s313：如图23所示(此处仅示意了晶圆正面图)，依次在光刻胶层9、金属保护层20和第二dbr介质膜5上开孔，以形成释放孔141；

s314：去除第二光刻胶层219；

具体地，由于步骤s32的方案即“通过释放孔141在所述牺牲层4形成空腔11”优选采用湿法刻蚀(boe溶液)实现，因金属电极(上电极17和下电极18)的化学活性强(例如采用al的时候)，容易被boe溶液蚀刻；第二dbr介质膜5也存在被boe溶液蚀刻的风险(尤其是对于后述示例性实施例，最上层为氮化硅膜的情况)，因此在该示例性实施例中，需要对电极和第二dbr介质膜5做好保护，否则在空腔11制作的工艺过程中，容易造成电极和第二dbr介质膜5的损伤，影响产品的性能。

其中，对于步骤s311金属保护层20优选为金层，晶圆清洗后，采用磁控溅射机台在晶圆正面溅射一层纯金，厚度500-5000埃之间，采用溅射方式制作金层，晶圆的侧边也可溅射上金属，起到晶圆侧边保护作用。

对于步骤s312，制作蚀刻孔光刻层时，需要考虑光刻胶的厚度与后续干法蚀刻多层膜的蚀刻选择比，需保证后续干法蚀刻进入牺牲层4后光刻胶仍有余量，若光刻胶没有余量，则蚀刻完光刻胶后会蚀刻其下的电极和第二dbr介质膜5；若光刻胶层9太厚，容易造成蚀刻孔显影有问题，蚀刻孔底部的光刻胶无法显影完全，影响后续的释放孔141蚀刻。

对于步骤s313，若干法蚀刻前不去除释放孔141处的金层，则在干法蚀刻过程中需要先干法蚀刻掉金层，干法蚀刻金层蚀刻速率低，蚀刻时间长，容易造成步骤s312中光刻胶不足，且干法蚀刻金容易造成晶圆表面金属颗粒残留，若堵塞刻蚀孔，对后续的牺牲层4空腔11形成有影响，故需要先去除刻蚀孔位置的金层。在一示例性实施例中，采用稀释的碘化钾溶液(浓度1％-10％)去除刻蚀孔位置的金层，时间根据金层厚度而定。举例：厚度2000埃的金层在稀释碘化钾溶液浸泡约7-8秒，则蚀刻孔处的金层被蚀刻干净，而被光刻胶覆盖位置的金层不会被蚀刻。

对于步骤s313中的第二dbr介质膜5的开孔采用干法刻蚀，采用icp蚀刻机台，icp蚀刻机台配置有2个射频源，蚀刻气体为cf4&o2，气体流量0-2000sccm，icp射频源的rf功率为100-600w，bias射频源的rf功率为0-200w，工艺压强为10mtorr-1.5par。蚀刻时间可根据进入牺牲层4厚度进行适当的调整，进入牺牲层4深度深，则后续湿法蚀刻时空腔11侧壁有坡度，进入牺牲层4深度浅，则后续蚀刻时空腔11侧壁角度直，但至少需要进入牺牲层4500-1000埃。

对于步骤s314的去除第二光刻胶层219，采用80℃的nmp溶液冲洗工艺，冲洗压力300-1500psi，时间约3-10min，再用ipa溶液冲洗掉多余的nmp溶液，最后可用甩干机、烘箱或氮气枪等方式将wafer弄干。最后采用o2灰化工艺去除晶圆表面的光刻胶残渣，以防刻蚀孔内存在光刻胶的残留。

在一示例中，通过释放孔141在所述牺牲层4形成空腔11具体包括：

s321：将器件放入boe溶液中浸泡，通过湿法蚀刻去除部分牺牲层4形成空腔11；

s322：取出后利用去离子水清洗掉多余boe溶液。boe溶液浓度1％-10％，时间约3-4小时。在此过程中，因器件第二dbr介质膜5容易破裂，蚀刻过程中采用静止温和方式进行湿法蚀刻，严禁鼓泡或晃动等清洗行为。

在一示例中，过释放孔141在所述牺牲层4形成空腔11之后，还包括：

s33：去除所述金属保护层20。具体地，去除释放孔141位置的金属保护层20(即金层)，先采用去离子水清洗掉多余的boe溶液后，再放入稀释的碘化钾溶液(浓度1％-10％)去除刻晶圆的金保护层，时间根据金层厚度而定。待金层去掉后，再放入去离子水溶液中清洗，清洗掉多余的碘化钾溶液。最后采用热氮气进行烘干。热氮气烘干温度不宜过高，吹干气压不宜过大，热氮气烘干温度50-80℃，时间约5-10min。

在一示例中，步骤s31在衬底1正面的第二dbr介质膜5的环状防破裂梁142的周围形成释放孔141同时还包括：

在下电极18外围制作隔离刻蚀小孔，以去除隔离刻蚀小孔对应的牺牲层4，形成上下电极18阻挡孔，本实施例中上下电极18阻挡孔为上下电极18阻挡环。

基于上述mems滤波器器件制作方法制备的mems滤波器器件的结构具体包括衬底1；衬底1正背面依次生长有隔离层2、第一dbr介质膜3、牺牲层4、第二dbr介质膜5；衬底1正面设有上电极17、下电极18，上电极17底部与衬底1正面的第二dbr介质膜5的底层膜接触，下电极18底部与衬底1背面的第一dbr介质膜3的顶层膜接触；衬底1正面的牺牲层4具有空腔11，衬底1正面的第二dbr介质膜5对应所述空腔11位置为浮桥区域14。

在一示例中，所述衬底1为双抛光的圆形晶圆硅片，晶圆厚度为400μm，而在其他示例性实施例中，所述衬底1的可以为其他材料的衬底1，也可选择其他形状衬底1，只要可以实现mems滤波器均可。

在一示例中，隔离层2材质为sio2，厚度为200-400nm，折射率范围为1.46±0.03。牺牲层4为二氧化硅层，厚度约1-3μm，折射率范围为1.46±0.03。

在一示例中，第一dbr介质膜3包括交替排列的多晶硅层6(polysi)(图中表示为左下至右上的斜线)和氮化硅层7(图中表示为左上至右下的斜线)，所述第二dbr介质膜5包括交替排列的多晶硅层6和氮化硅层7。更为具体地，多晶硅层6的厚度为80-200nm，折射率范围为3.48±0.03；氮化硅层7厚度150-400nm，折射率范围2.0±0.03。

在一示例中，第一dbr介质膜3包括七层，由接近衬底1至远离衬底1的方向依次为多晶硅层6(即接触层8)、氮化硅层7、多晶硅层6、氮化硅层7、多晶硅层6、氮化硅层7、多晶硅层6，其中第一dbr介质膜3的顶层膜(多晶硅层6)为重掺杂b⁺或p⁺处理的第一电极导电层，离子掺杂浓度范围为10¹⁴-10¹⁶。

在一示例中，第二dbr介质膜5包括六层，由接近衬底1至远离衬底1的方向依次为多晶硅层6、氮化硅层7、多晶硅层6、氮化硅层7、多晶硅层6、氮化硅层7，其中第一dbr介质膜3的底层膜(多晶硅层6)为重掺杂b⁺或p⁺处理的第一电极导电层，离子掺杂浓度范围为10¹⁴-10¹⁶。

相较于现有技术的单层poly层，本申请的第一dbr介质膜3和第二dbr介质膜5均由多层实现，多层膜结构对光波长的减反射效果更好，还可以进一步提高环状防破裂梁142的防破裂效果，因为每一层均包括凹面和凸面的防破裂弹簧结构。

在一示例中，衬底1正面牺牲层4上制备有第一对准标记27a和第二对准标记27b，第一对准标记27a用于衬底正面的制作工艺的对准，第二对准标记用于衬底背面的制作工艺的对准，主要用于衬底1背面的背孔工艺以及制作金属反射层35用。一第一对准标记27a、一第二对准标记27b构成一对准标记对27，对准标记对27中第一对准标记27a、一第二对准标记27b不重叠，如图4所示，晶圆正面的牺牲层4上设有两个对准标记对27，两个对准标记对27对称设于晶圆两侧。更为具体地，如图5(a)所示第一对准标记27a包括分别设于左上角、右下角的横向阵列线框对准标记，以及分别设于左下角、右上角的纵向阵列线框对准标记；图5(b)所示，第二对准标记27b包括一十字对准标记和矩形对准标记，对准标记所占晶圆面积小，约为2mm²。需要进一步说明的是，本申请滤波器器件各膜层为透明的介质膜，且各膜层较薄，因此在制作第一对准标记27a、第二对准标记27b后，后续制作正面工艺、背面工艺时仍然能够观察到对应的对准标记。

在一示例中，衬底1正面的牺牲层4制作有环状第一凹部12或者环状第一凸部13，以使牺牲层4上生长的第二dbr介质膜5对应所述环状第一凹部12位置形成下凸上凹的环状凹凸部，或者使牺牲层4上生长的第二dbr介质膜5对应所述环状第一凸部13位置形成下凹上凸的环状凹凸部，所述环状凹凸部为环状防破裂梁142。作为一选项，环状第一凹部12包括多圈水平凹槽，环状第一凸部13包括多圈水平凸起。环状防破裂梁142的上下两面中的其中一面为凹面(具有多个凹槽)，另外一面为凸面(具有多个凸起)。在一示例中，如图7所示，环状防破裂梁142的上面(远离衬底1)为凹面，下面(靠近衬底1)为凸面；在另一示例中，环状防破裂梁142的上面(远离衬底1)为凸面，下面(靠近衬底1)为凹面。

另外，当采用如图7所示的环状防破裂梁142的上面(远离衬底1)为凹面、下面(靠近衬底1)为凸面的实施例时，还可以使第一dbr介质膜3和第二dbr介质膜5的接触从面接触变为点接触，点接触使第二dbr介质膜5的浮桥区域14不易与第一dbr介质膜3因静电吸附而粘连，可进一步降低浮桥区域14的破裂风险。

更优地，在一示例性实施例中，所述环状防破裂梁142将所述浮桥区域14分隔为至少两个子区域。具体地，采用该种方式可以使得整个浮桥区域14均具有降低浮桥区域14的破裂风险的效果。其中，图8和图9分别给出了其中两种示例性实施例：如图8所示，由释放孔141构成的浮桥区域14的俯视图为圆形，而环状防破裂梁142为同心圆柱，相邻圆柱紧密层叠排布形成环状凹凸部，该同心圆环将浮桥区域14分隔为内圈和外圈，从而使得整个浮桥区域14均可以受到环状防破裂梁142的作用。更为具体地，图24为mems滤波器的俯视平面结构图，器件为一个正方形结构，尺寸l范围2000-3000μm；浮桥区域14的外径r1的范围1500-1700μm；环状防破裂梁142由3-6根同心圆柱组成，最外圈圆环外径r2的范围1000-1200μm，如图25所示，每根环状防破裂梁142的宽度d3为3-6μm，环状防破裂梁142之间的间距d4为10-15μm，贯穿第二dbr介质膜5中整个环状防破裂梁142的深度为50-200nm。当采用本示例性实施例的结构，在该滤波器的实际工作过程中，环状防破裂梁142内部是一个工作平面，平行度很好，环状防破裂梁142区域类似一系列环形分布的微型弹簧，可增强整个浮桥区域14的韧性，连接了环状防破裂梁142的两侧浮桥，使得连接上更为牢固，浮桥区域14不容易破裂，即不会因为静电力的驱动使得浮桥区域14上下浮动造成浮桥区域14的破裂。如图9所示，由释放孔141构成的浮桥区域14的俯视图为圆形，环状防破裂梁142为多个中空的同心正六边棱柱，相邻棱柱层叠排布形成环状凹凸部。

在一示例中，浮桥区域14具有释放孔141，释放孔141底部停留至衬底1正面的牺牲层4中。器件的电极区域与浮桥区域14边缘的蚀刻小孔间距约200-400μm，距离太近，蚀刻过程中会造成金属电极被蚀刻。如图26所示，释放孔141半径r1为1.5-2.5μm，相邻释放孔141之间等间距周期错位分布，能够保证通过释放孔141进入牺牲层4的刻蚀溶液均匀充分地释放牺牲层4，保证器件制作的精准度进而保证器件的性能，本实施例中各释放孔141之间的距离d3为15-25μm。

在一示例中，衬底1背面具有由衬底1背面的第二dbr介质膜5至衬底1背面的第一dbr介质膜3制作的背孔，且衬底1背面的第二dbr介质膜5表面非背孔区域具有金属反射层25。具体地，背孔尺寸为650-850μm，金属反射层25为铝、钛、银、铂等材质中的任意一种。需要进一步说明的是，本发明中晶圆背面的背孔区域与晶圆正面的牺牲层的空腔是相对的，为光波长的传输通道，该传输通道、晶圆背面的金属反射层均为使光波长能最大限度的从光波长传输通道中通过而设置的，以此保证滤波器的滤波性能。

在一示例中，上电极17、下电极18优选金属铝或金，上电极17与衬底1正面的第二dbr介质膜5的底层多晶硅层6(第二电极导电层)连接，下电极18与衬底1正面的第一dbr介质膜3的顶层多晶硅层6(第一电极导电层)连接。作为一选项，俯视观察时，凸出于衬底1正面的第二dbr介质膜5层的电极部分(呈圆柱状)能将电极连接挖孔区域覆盖，在一示例中，图24为mems滤波器的正面平面结构图，器件为一个正方形结构，尺寸l范围2000-3000μm；上电极17、下电极18大小一致，电极尺寸r范围320-400μm；凸出于衬底1正面的第二dbr介质膜5层的电极部分与电极孔外圈的距离为40-80μm，凸出于衬底正面的第二dbr介质膜5层的电极部分为3.5-5μm。

在一示例中，下电极18外围开设有上下电极18阻挡孔，上下电极18阻挡孔停留至衬底1正面的第一dbr介质膜3表面，本实施例中上下电极18阻挡孔为环设下电极18外围的上下电极18阻挡环。本发明在下电极18金属周围采用电极阻断环对下电极18周围的上反射层膜进行环切，以隔离上电极17和下电极18，电极阻断环的阻断深度需在牺牲层4内，如图24所示，上下电极18阻断环内径与电极外径的距离d2约30-60μm，上下电极18阻断环的宽度约5-10μm。

本发明利用环状防破裂梁142、密封闭环浮桥等配合形成上述示例的mems滤波器器件，有效提升了器件的结构强度，在40v加压下，浮桥区域14仍未破裂。进一步地，本发明采用lpcvd和pecvd结合的方式制备出第一dbr介质膜3、第二dbr介质膜5和中间的牺牲层，结合离子注入工艺、蚀刻挖孔工艺、金属蒸镀工艺和空腔结构制作工艺等工艺方法实现滤波器器件的制作，能够与现有半导体芯片工艺兼容，降低了器件制作的成本。

以上具体实施方式是对本发明的详细说明，不能认定本发明的具体实施方式只局限于这些说明，对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演和替代，都应当视为属于本发明的保护范围。