一种MEMS硅基腔体环行器/隔离器电路膜层结构及制备方法与流程

本发明涉及微波集成器件领域，尤其涉及一种mems硅基腔体环行器/隔离器电路膜层结构及制备方法。

背景技术：

微波铁氧体环行器/隔离器是各类雷达系统的不可缺少的关键器件，它主要用于解决微波系统级间隔离、阻抗匹配以及天线收发共用等系列问题，能够极大提高雷达系统的战术性能。环行器损耗与雷达系统性能息息相关，损耗越低雷达具备的探测距离越远。目前，mems硅基腔体环行器具有器件性能佳、尺寸小、可大批量生产的优势。其中，在高阻硅晶圆上制作的金属薄膜电路的结构与环行器/隔离器的插入损耗关系密切。

现有mems硅基腔体环行器采用的微带电路膜层结构一般是铬/金结构，隔离器采用的微带电路膜层结构一般是铬/氮化钽/金结构，铬/金、铬/氮化钽/金结构的优势是工艺简单，与硅的附着力容易控制，但是同样也存在较大的问题，即器件的插入损耗偏大，而且成本相对偏高。损耗大的主要原因是金的电阻率相对偏高，导体损耗较大，此外，该种膜层结构存在在高温热压键合时金层向硅内扩散的问题，导致高阻硅的电阻率降低，增加硅的电阻性损耗，从而增大了器件的插入损耗。

因此，基于上述原因，迫切需要发明一种更加适合mems硅基腔体环行器/隔离器的电路膜层结构，进一步降低mems硅基腔体环行器/隔离器的插入损耗。

技术实现要素：

本发明的目的之一，就在于提供一种mems硅基腔体环行器/隔离器电路膜层结构，以解决上述问题。

为了实现上述目的，本发明采用的技术方案是这样的：一种mems硅基腔体环行器/隔离器电路膜层结构，从上至下依次包括金膜层、铜膜层、氮化钽负载膜层、打底膜层、隔离膜层和高阻硅层。

作为优选的技术方案：在所述金膜层与铜膜层之间，还设置有阻挡膜层。

作为优选的技术方案：所述打底膜层为铬、钛或钨中的一种，厚度为10-100nm。

作为优选的技术方案：所述隔离膜层为二氧化硅，厚度为180-400nm。

作为优选的技术方案：所述隔离膜层为钛或钨，厚度为10-100nm。

作为优选的技术方案：所述金膜层厚度为100-500nm；铜膜层厚度为1000-4000nm。

作为优选的技术方案：所述阻挡膜层为铬、钛、镍中的一种，厚度为10-100nm。

本发明的目的之二，在于提供上述的mems硅基腔体环行器/隔离器电路膜层结构的制备方法，采用的技术方案为，包括下述步骤：

(1)在高阻硅正反面均匀氧化一层二氧化硅薄膜或者蒸发一层金属隔离层薄膜；制作器件前对高阻硅进行隔离膜层覆盖处理，阻挡高温时金层向硅内扩散；

(2)设置一层打底膜层；

(3)将硅晶圆放入箱式炉中进行真空退火处理；

(4)在打底膜层上设置一层氮化钽负载膜层；

(5)在氮化钽负载膜层上设置一层铜膜层；

(6)在铜膜层上设置一层阻挡膜层；

(7)在阻挡膜层上设置一层金膜层；

(8)光刻进行图形化；

(9)电镀对金薄膜进行加厚。

作为优选的技术方案：所述步骤(3)中退火温度为200-400℃，退火时间为0.5-1.5小时。

作为优选的技术方案：所述打底膜层、氮化钽负载膜层、铜膜层、阻挡膜层和金膜层均采用磁控溅射法设置。

与现有技术相比，本发明的优点在于：本发明先在高阻硅正反面均匀氧化一层二氧化硅薄膜或者沉积一层阻挡层薄膜，防止金层或者铜层高温下向硅内扩散，再依次制作打底层、负载、铜、阻挡层、金层结构；首先引入电阻率更低的金属铜（铜1.75×10^-8ω·m，金2.4×10^-8ω·m）使用铜/金结构代替全金结构，可以降低电路整体的导体损耗，使器件的损耗降低，其中铜金之间的阻挡膜层可以在高温下阻挡金层和铜层互渗，保证铜/金结构的稳定。使用本申请的电路膜层结构与现有技术相比，mems硅基腔体环行器/隔离器器件的插入损耗能够降低0.2-0.3db，满足mems硅基腔体环行器/隔离器器件应用的低损耗要求。

附图说明

图1为本发明实施例1的结构示意图；

图2为实施例1的8-12ghz器件电性能测试结果(ilmax=0.50db)；

图3为实施例1的8-12ghz铬/氮化钽/铜/金mems器件电性能测试结果(ilmax=0.7db)；

图4为实施例2的8-12ghz器件电性能测试结果(ilmax=0.52db)；

图5为实施例2的8-12ghz铬/氮化钽/金mems器件电性能测试结果(ilmax=0.75db)。

图中：1、金膜层；2、阻挡膜层；3、铜膜层；4、氮化钽负载膜层；5、打底膜层；6、隔离膜层；7、高阻硅层。

具体实施方式

下面将结合附图对本发明作进一步说明。

实施例1：

参见图1，一种mems硅基腔体环行器/隔离器电路膜层结构，从上至下依次包括金膜层1、阻挡膜层2（钛薄膜）、铜膜层3、氮化钽负载膜层4、打底膜层5（铬薄膜）、隔离膜层6（二氧化硅薄膜）和高阻硅层7；

制备方法为，包括下述步骤：

(1)对两片高阻硅层7进行打标、清洗；

(2)在高阻硅层7正反面均匀氧化一层300nm厚的二氧化硅薄膜作为隔离膜层6；

(3)采用磁控溅射溅射一层金属铬薄膜作为打底膜层5，室温溅射，溅射功率180w，铬膜厚度30nm；

(4)将硅晶圆放入箱式炉中进行真空退火处理，退火温度为250℃，退火时间1小时；

(5)在铬层上溅射一层氮化钽负载膜层4，溅射温度300℃，溅射功率180w，氮化钽膜厚度600nm；

(6)在氮化钽负载膜层4上溅射一层铜膜层3，溅射温度400℃，溅射功率900w，铜膜层3厚度3000nm；

(7)在铜膜层3上溅射一层钛薄膜作为阻挡膜层2，室温溅射，溅射功率180w，钛膜厚度10nm；

(8)在钛薄膜上溅射一层金膜层1，室温溅射，溅射功率200w，金膜厚度200nm；；

(9)光刻进行图形化；

(10)电镀对金薄膜进行加厚，金膜厚度为4000nm；

(11)对两片晶圆进行热压键合，键合后进行深硅刻蚀，然后划片，完成器件装配。

采用上述膜层结构，对装配完成的8-12ghzmems硅基腔体隔离器器件进行电性能测试，结果其单节器件插入损耗ilmax=0.5db，比相同频段铬/氮化钽/铜/金结构的mems隔离器损耗低0.2db，如附图2和3所示。

实施例2：

一种mems硅基腔体环行器/隔离器电路膜层结构，从上至下依次包括金膜层1、阻挡膜层2（钛薄膜）、铜膜层3、氮化钽负载膜层4、打底膜层5（钛薄膜）、隔离膜层6（二氧化硅薄膜）和高阻硅层7；

制备方法为，包括下述步骤：

(1)对两片高阻硅层7进行打标、清洗；

(2)在高阻硅层7正反面均匀氧化一层180nm厚的二氧化硅薄膜；

(3)采用磁控溅射溅射一层金属钛薄膜作为打底膜层5，室温溅射，溅射功率180w，钛膜厚度50nm；

(4)在钛薄膜上溅射一层铜薄膜，溅射温度400℃，溅射功率900w，铜膜厚度4000nm；

(5)在铜膜上溅射一层钛薄膜，室温溅射，溅射功率180w，钛膜厚度15nm；

(6)在钛薄膜上溅射一层金薄膜，室温溅射，溅射功率200w，金膜厚度250nm；；

(7)光刻进行图形化；

(8)电镀对金薄膜进行加厚，金膜厚度为2500nm；

(9)对两片晶圆进行热压键合，键合后进行深硅刻蚀，然后划片，完成器件装配。

采用上述膜层结构，对装配完成的8-12ghzmems硅基隔离器器件进行电性能测试，结果其单节器件插入损耗ilmax=0.52db，比相同频段铬/金结构的mems隔离器损耗低0.23db，如图4和5所示。

实施例3

本实施例与实施例2相比，仅步骤（2）中为“在高阻硅层7正反面均匀蒸发一层50nm后的金属钛层，其余与实施例1相同，采用所制得膜层结构，对装配完成的8-12ghzmems硅基隔离器器件进行电性能测试，结果其单节器件插入损耗ilmax=0.58db，比相同频段铬/金结构的mems隔离器损耗低0.17db。

对比例1：

本对比例与实施例2相比，仅不在金膜层1和铜膜层3之间设置阻挡膜层2，其余与实施例2相同，结果，对装配完成的8-12ghzmems硅基隔离器器件进行电性能测试，结果其单节器件插入损耗ilmax=0.75db。

上述对比例证明：在金膜层1和铜膜层3之间设置阻挡膜层2，可以防止高温时铜金互渗，从而降低隔离器损耗。

对比例2

本对比例与实施例2相比，仅不设置隔离膜层6，其余与实施例2相同，结果，对装配完成的5-13ghzmems硅基腔体环行器器件进行电性能测试，结果其单节器件插入损耗ilmax=0.72db。

上述对比例证明：在制作器件前对高阻硅进行隔离膜层覆盖处理，可以阻挡高温时金层向硅内扩散，从而降低隔离器损耗。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。