压阻式加速度计的器件级无引线异构集成结构及工艺的制作方法

本发明涉及电子产品封装，尤其涉及一种压阻式加速度计的器件级无引线异构集成结构及工艺。

背景技术：

1、压阻式加速度计的工作原理是根据所经历的加速度改变其电阻。可以测量加速度的变化以了解传感器经历的加速度率。其在高振幅下应用广泛，例如，可应用车辆碰撞测试和武器测试中；从而也都其封装体积和可靠性产生了更严格的要求。

2、在压阻式加速度计中，敏感结构中的传感器输出的是模拟信号，asic电路输出的是数字信号；而且敏感结构通常采用体硅工艺，asic电路则是采用面硅工艺，即使两者同为硅材料存在具有阳极键合的基础，业内一般也只会做粘接而不会使用阳极键合。进而使得：如何与管壳进行配合以大幅降低封装体积并提高整体结构的可靠性更是成为技术难点。

3、与此同时，mems(micro-electro-mechanical system，微机电系统)器件由于其微型化，在圆片级封装后常需要金丝键合实现敏感结构与转接板的连接，再通过导线实现对外输出。传统方法不仅耗时，而且受到工艺人员水平的影响，可能会出现安装差异，键合强度不一致等情况。目前常见的asic电路与传感器的集成多为平面集成，不仅增加了传感器的整体封装尺寸，更降低了器件的固有频率。平面集成需要键合实现电气互联，多增加的引线增大了器件的不确定度。

技术实现思路

1、本发明目的在于公开一种基于压阻式加速度计的器件级无引线异构集成结构及工艺，以实现mems敏感结构与asic电路、陶瓷管壳的垂直互联，并在减少封装尺寸的同时确保可靠性。

2、为达上述目的，本发明公开一种压阻式加速度计的器件级无引线异构集成结构，包括：

3、陶瓷管壳，底面形成有内部加固用焊接点和用于信号传递的金属化图形，该金属化图形与设于管壳侧壁的对外焊接点连接；

4、硅衬底，底面设有与陶瓷管壳的内部加固用焊接点大小及位置对位的焊接pad，并在三边设置有传输asic电路输出信号用的直筒状的金属通孔；

5、敏感结构，包括具有力学特性的传感器裸片；且在与所述硅衬底未设置金属通孔对位的一边设有向asic电路正方向传输输出信号用的pad点，剩余三边供asic电路以金属通孔将信号反方向经硅衬底后传输至陶瓷管壳的对外焊接点；

6、asic电路，用于将一边所接收的敏感结构输出的模拟信号转化成数字信号处理后经另外三边贯穿硅衬底、敏感结构和asic电路的金属通孔输出；其中，敏感结构与asic电路以阳极键合方式直接进行信号传输；

7、金属化陶瓷盖板，用于与陶瓷管壳形成包覆硅衬底、敏感结构和asic电路的密封结构。

8、为达上述目的，本发明还公开一种用于实现上述压阻式加速度计的器件级无引线异构集成结构的工艺，包括：

9、步骤s1、采用体硅工艺实现敏感结构的加工与释放；

10、步骤s2、硅衬底上通过tsv工艺制造金属通孔；

11、步骤s3、硅衬底底面通孔磁控溅射在底面形成焊接点；

12、步骤s4、通过阳极键合实现硅衬底和单晶硅晶圆键合；

13、步骤s5、通过阳极键合实现敏感结构与asic电路键合；

14、步骤s6、通过划片获得单个传感器裸片；

15、步骤s7、在陶瓷管壳上通过植球在焊接位置植锡；

16、步骤s8、将单个传感器裸片放置于陶瓷管壳的对准位置；

17、步骤s9、通过加热台加热实现单个传感器裸片与管壳的互联；

18、步骤s10、使用平行缝焊将金属化陶瓷盖板将整体密封。

19、本发明具有以下有益效果：

20、通过硅硅键合等方法实现陶瓷管壳、硅衬底、敏感结构、asic电路的垂直互联。该方法降低了传感器的整体封装尺寸，从而提高了传感器整体的固有频率。通过无引线键合等方式，降低了人工操作，为全机械化批量化生产奠定了基础，提高了同一批次传感器的一致性和稳定性。

21、下面将参照附图，对本发明作进一步详细的说明。

技术特征：

1.一种压阻式加速度计的器件级无引线异构集成结构，其特征在于，包括：

2.根据权利要求1所述的结构，其特征在于，敏感结构在梁上通过重离子掺杂形成电阻，使用磁控溅射形成金属导线。

3.一种用于实现权利要求1或2所述压阻式加速度计的器件级无引线异构集成结构的工艺，其特征在于，包括：

技术总结本发明涉及电子产品封装，公开一种压阻式加速度计的器件级无引线异构集成结构及工艺，以减少封装尺寸的同时确保可靠性。结构包括：陶瓷管壳底面形成与管壳侧壁对外焊接点连接的有金属化图形；硅衬底在三边设置有传输ASIC电路输出信号用的直筒状的金属通孔；敏感结构在与硅衬底未设置金属通孔对位的一边设有向ASIC电路正方向传输输出信号用的PAD点，与ASIC电路以阳极键合方式直接进行信号传输；ASIC电路用于将一边所接收的敏感结构输出的模拟信号转化成数字信号处理后经另外三边贯穿硅衬底、敏感结构和ASIC电路的金属通孔输出；金属化陶瓷盖板用于与陶瓷管壳形成包覆硅衬底、敏感结构和ASIC电路的密封结构。技术研发人员：焦静静,任延超,鲁纯,王文娇受保护的技术使用者：湖南云箭集团有限公司技术研发日：技术公布日：2024/4/29