一种数字时钟自动校准方法及系统与流程

本技术属于时钟校准，特别涉及一种数字时钟自动校准方法及系统。

背景技术：

1、在当今的互联网社会的大环境下，对数据的传输量，传输速率的需求和要求也日益增加。传统的数据传输方式为并行，可以实现数据的多路传输，但是同时也需要对时钟进行传输，此外类似码间干扰、信号偏移以及数据间的时钟偏移等现象都对并行远距离传输的效果产生影响。在此背景影响下，时钟的准确性就愈发重要，必须保证时钟的准确才能使各个器件的通信能够快速准确的进行。

2、目前，数字时钟调整功能在模拟数字转换器(analog to digital converter,adc)、时钟数据恢复电路(clock data recovery，cdr)和片上系统 (system on chip，soc)中均得到多方面的应用，在现有adc等设计中，对时钟的调整大多使用硬件电路去实现；通过硬件设计的方法来对时钟进行调整的方法的复用性较差，且调节范围较小，灵活性也不够。

3、针对上述问题，需要提出本技术的一种数字时钟自动校准方法及系统。

技术实现思路

1、为了解决所述现有技术的不足，本技术提供了一种数字时钟自动校准方法数字时钟自动校准方法及设备，解决现有技术中的通过硬件设计的方法来对时钟进行调整的方法的复用性较差，且调节范围较小，灵活性也不够的技术问题。

2、本技术所要达到的技术效果通过以下方案实现：

3、第一方面，本技术提供一种数字时钟自动校准方法，所述方法包括：

4、s1、接收用户输入的需要调节的时钟调整值x1，获取一个adc转换周期所需要的时钟周期个数y1，设定调节精度为，其中，n为正整数，x1为整数，y1为正整数；s2、利用下述公式计算z1和w1：

5、，

6、其中，z1表示在所述一个adc转换周期内需要插入的第一目标时钟个数，w1是余数，z1和w1均为整数；

7、在z1大于等于1的情况下，在所述一个adc转换周期内均匀插入z1个第一频率的时钟。

8、在一些实施例中，所述方法还包括：如果w1为0，则结束时钟校准流程，如果w1大于0，则继续执行步骤s3；或者，在z1等于0且w1大于0的情况下，继续执行步骤s3；

9、s3、利用如下公式计算z2和w2：

10、，

11、其中，z2表示插入一个所述第一频率的时钟需要间隔的adc转换周期个数，w2是余数，z2和w2均为整数；

12、在z2大于等于1的情况下，在z2个所述adc转换周期之后插入一个所述第一频率的时钟。

13、在一些实施例中，所述方法还包括：如果w2为0，则结束时钟校准流程，如果w2大于0，则继续执行步骤s4；或者，在z2等于0且w2大于0的情况下，继续执行步骤s4；

14、s4、判断w2与x1的大小；

15、在w2大于等于x1的情况下，利用公式计算z31，其中z31表示非整数个adc转换周期对应的第二时钟周期数；

16、在w2小于x1的情况下，利用公式计算z32，其中z32表示非整数个adc转换周期对应的第三时钟周期数；

17、s5、在w2大于等于x1的情况下，利用公式

18、计算z4，在w2小于x1的情况下，利用公式

19、计算z4，其中z4表示插入一个所述第一频率的时钟需要间隔的时钟周期个数；在z4个时钟周期后插入一个所述第一频率的时钟。

20、在一些实施例中，所述接收用户输入的需要调节的时钟调整值x1包括：

21、接收所述用户通过io接口输入的需要调节的时钟调整值x1，其中所述io接口包括并行接口、串行接口、直接数据传送接口。

22、在一些实施例中，所述第一频率为主时钟频率的2倍。

23、在一些实施例中，所述方法还包括：

24、在一些实施例中，用于所述滤波器模块完成数据的采样和转换。

25、第二方面，本技术提供一种数字时钟自动校准系统，所述系统包括：用户接口通信模块，内部信号控制模块，时钟调整校准模块，以及滤波器模块；所述系统用于上述的数字时钟自动校准方法，包括：

26、所述用户接口通信模块，用于执行s1：接收用户输入的需要调节的时钟调整值x1，获取一个adc转换周期所需要的时钟周期个数y1，设定调节精度为

27、，其中，n为正整数，x1为整数，y1为正整数；

28、所述时钟调整校准模块，用于执行s2-s5，其中

29、s2：利用下述公式计算z1和w1：，

30、其中，z1表示在所述一个adc转换周期内需要插入的第一目标时钟个数，w1是余数，z1和w1均为整数；

31、在z1大于等于1的情况下，在所述一个adc转换周期内均匀插入z1个第一频率的时钟。

32、在一些实施例中，所述时钟调整校准模块，还用于执行如下步骤：如果w1为0，则结束时钟校准流程，如果w1大于0，则继续执行步骤s3；或者，在z1等于0且w1大于0的情况下，继续执行步骤s3；

33、s3：利用如下公式计算z2和w2：

34、,其中，z2表示插入一个所述第一频率的时钟需要间隔的adc转换周期个数，w2是余数，z2和w2均为整数；

35、在z2大于等于1的情况下，在z2个所述adc转换周期之后插入一个所述第一频率的时钟。

36、在一些实施例中，所述时钟调整校准模块，还用于执行如下步骤：如果w2为0，则结束时钟校准流程，如果w2大于0，则继续执行步骤s4；或者，在z2等于0且w2大于0的情况下，继续执行步骤s4；

37、s4：判断w2与x1的大小；

38、在w2大于等于x1的情况下，利用公式计算z31，其中z31表示非整数个adc转换周期对应的第二时钟周期数；

39、在w2小于x1的情况下，利用公式计算z32，其中z32表示非整数个adc转换周期对应的第三时钟周期数；

40、s5：在w2大于等于x1的情况下，利用公式计算z4，在w2小于x1的情况下，利用公式

41、计算z4，其中z4表示插入一个所述第一频率的时钟需要间隔的时钟周期个数；在z4个时钟周期后插入一个所述第一频率的时钟。

42、在一些实施例中，所述接收用户输入的需要调节的时钟调整值x1包括：

43、接收所述用户通过io接口输入的需要调节的时钟调整值x1，其中所述io接口包括并行接口、串行接口、直接数据传送接口。

44、在一些实施例中，所述第一频率为主时钟频率的2倍。

45、在一些实施例中，所述方法还包括：

46、s6、将校准后的时钟发送给滤波器模块，用于所述滤波器模块完成数据的采样和转换。

47、第三方面，本技术提供一种电子设备，所述电子设备包括：存储器、处理器及存储在所述存储器上并可在所述处理器上运行的计算机程序，所述处理器执行所述计算机程序时实现前述任意一项所述的方法。

48、第四方面，本技术提供一种计算机可读存储介质，所述计算机可读存储介质存储有一个或者多个程序，所述一个或者多个程序可被一个或者多个处理器执行，以实现前述任一项所述的方法。

49、通过本技术实施例提供的数字时钟自动校准方法及系统，采用该数字时钟自动校准方法的设计来实现时钟调节，不仅能够节省电路面积，对时钟的调节也更加灵活，范围更广，精度更高，而且复用性也较好。