用于存储器访问的连接电路的制作方法

本公开一般涉及通过诸如设备的外围电路或直接存储器访问电路的电路的对存储器空间的访问。

背景技术：

1、特定电子设备包括可寻址存储器空间，可寻址存储器空间具有不可被特定外围电路寻址的至少一部分

2、事实上，特定设备包括例如64位处理器，该处理器能够访问超过4千兆字节的存储器空间。然而，这些设备还可以包括32位外围电路或直接存储器访问电路(“dma电路”)，它们被限制并且不可能寻址存储器空间的整个地址范围。

3、存在使外围电路和/或另一电路能够访问不能被该电路直接寻址的地址范围的需要。

技术实现思路

1、一个实施例提供了一种连接电路，该连接电路将设备的第一电路耦合到总线，该总线被配置为提供对设备的可寻址存储器空间的访问，该连接电路被配置为：接收由第一电路传输的输入地址，该输入地址对应于可寻址存储器空间的第一地址范围或者第二地址范围内的地址，可寻址存储器空间还包括第三地址范围，该第三地址范围不可被第一电路寻址；将输入地址与阈值地址进行比较；基于比较，生成输出地址的部分，该输出地址属于可寻址存储器空间的第二地址范围或第三地址范围；并且将输出地址的部分供应到总线。

2、根据实施例，输出地址的部分包括一个或多个附加的地址位，并且连接电路被配置为向总线供应所述一个或多个附加的地址位作为输出地址的最高有效位。

3、根据实施例，上述电路还被配置为：如果输入地址属于第二地址范围，则生成输出地址的一个或多个最高有效位，该输出地址的一个或多个最高有效位处于第一二进制值(例如，二进制值“0”)；并且如果输入地址属于第一地址范围，则生成输出地址的一个或多个最高有效位，该输出地址的一个或多个最高有效位处于第二二进制值(例如，二进制值“1”)。

4、一个实施例提供了一种设备，该设备包括：一个或多个存储器电路，该一个或多个存储器电路限定可寻址存储器空间，该可寻址存储器空间包括第一地址范围、第二地址范围以及第三地址范围；第一电路，其不能够生成形成第三地址范围的部分的地址；以及连接电路，其将第一电路耦合到可寻址存储器空间。

5、根据实施例，上述设备还包括处理器，其中连接电路还包括寄存器，寄存器可被处理器编程，寄存器被配置为存储第一位，第一位具有其值，该值限定电路是处于第一状态还是处于第二状态，第二状态是连接电路被禁用的状态。

6、根据实施例，寄存器被配置为存储第二位，第二位可被处理器编程，第二位具有其将连接电路的状态锁定在由第一位的值限定的状态的编程。

7、根据实施例，处理器是64位处理器，并且第一电路是32位外围电路。

8、根据实施例，包括第二地址范围和第三地址范围的存储器空间被易失性存储器实施，第三地址范围可被处理器寻址。

9、根据实施例，第一电路是设备的外围电路。

10、根据实施例，第一电路是直接存储器访问电路，直接存储器访问电路被配置为基于寄存器的内容向连接电路发送激活信号，激活信号编程使连接电路处于第一状态。

11、根据实施例，第一电路被配置为将输入地址传输到总线，总线被耦合到可寻址存储器空间，并且输出地址对应于输入地址与由连接电路供应的输出地址的部分的串接(concatenation)。

12、根据实施例，包括第一地址范围的存储器空间被设备的内部存储器实施。

13、一个实施例提供了一种方法，该方法包括：由设备的第一电路将输入地址传输到设备的连接电路，连接电路将第一电路耦合到总线，总线被配置为提供对设备的可寻址存储器空间的访问，输入地址对应于可寻址存储器空间的第一地址范围或者第二地址范围内的地址，可寻址存储器空间还包括第三地址范围，第三地址范围不可被第一电路寻址；由连接电路将输入地址与阈值地址进行比较；基于比较，由连接电路生成输出地址的部分，输出地址属于可寻址存储器空间的第二地址范围或第三地址范围；以及将输出地址的部分供应到总线。

14、根据实施例，方法还包括：由第一电路将输入地址传输到总线，总线被耦合到可寻址存储器空间，输出地址对应于输入地址与由连接电路供应的输出地址的部分的串接。

技术特征：

1.一种连接电路，被配置为将设备的第一电路耦合到总线，所述总线被配置为提供对所述设备的可寻址存储器空间的访问，其中所述连接电路被配置为：

2.根据权利要求1所述的连接电路，其中所述输出地址的所述部分包括一个或多个附加的地址位，并且所述连接电路被配置为向所述总线供应所述一个或多个附加的地址位作为所述输出地址的最高有效位。

3.根据权利要求1所述的连接电路，还被配置为：

4.一种设备，包括：

5.根据权利要求4所述的设备，还包括处理器，其中所述连接电路还包括寄存器，所述寄存器能够被所述处理器编程，其中所述寄存器被配置为存储第一位，所述第一位具有值，所述值限定所述电路是否处于第一状态或者第二状态中的一者，所述第二状态是所述连接电路被禁用的状态。

6.根据权利要求5所述的设备，其中所述寄存器被配置为存储第二位，所述第二位能够被所述处理器编程，并且其中对所述第二位的所述编程实施将所述连接电路的状态锁定在由所述第一位的所述值限定的状态。

7.根据权利要求5所述的设备，其中所述处理器是64位处理器，并且所述第一电路是32位外围电路。

8.根据权利要求5所述的设备，其中包括所述第二地址范围和所述第三地址范围的所述存储器空间被易失性存储器实施，所述第三地址范围能够被所述处理器寻址。

9.根据权利要求5所述的设备，其中所述第一电路是所述设备的外围电路。

10.根据权利要求5所述的设备，其中所述第一电路是直接存储器访问电路，所述直接存储器访问电路被配置为基于寄存器的内容向所述连接电路发送激活信号，所述激活信号将所述连接电路编程为处于所述第一状态。

11.根据权利要求4所述的设备，其中所述第一电路被配置为将所述输入地址传输到所述总线，所述总线被耦合到所述可寻址存储器空间，并且其中所述输出地址对应于所述输入地址与由所述连接电路供应的所述输出地址的所述部分的串接。

12.根据权利要求4所述的设备，其中包括所述第一地址范围的所述存储器空间被所述设备的内部存储器实施。

13.一种方法，包括：

14.根据权利要求13所述的方法，还包括：

技术总结一种连接电路将设备的第一电路耦合到总线，该总线被配置为提供对设备的可寻址存储器空间的访问。连接电路接收由第一电路传输的输入地址。输入地址对应于可寻址存储器空间的第一地址范围或第二地址范围内的地址。可寻址存储器空间还包括第三地址范围，该第三地址范围不可被第一电路寻址。连接电路将输入地址与阈值地址进行比较。响应于比较，连接电路生成输出地址的部分，输出地址属于可寻址存储器空间的第二地址范围或第三地址范围。输出地址的部分然后被供应到总线。技术研发人员：L·帕拉迪,A·托古受保护的技术使用者：意法半导体国际公司技术研发日：技术公布日：2024/7/25