基于双处理器的在轨重构系统和方法

本发明涉及航天器空间环境维护，具体涉及一种基于双处理器的在轨重构系统和一种基于双处理器的在轨重构方法。

背景技术：

1、为了提高航天器在空间环境下的可维护性，现航天项目多对航天器中的fpga（field programmable gate array，现场可编程门阵列）和dsp（digital signalprocessing，数字信号处理器）提出可在轨重构的需求。目前在轨重构方法中，大多是针对fpga单一处理器，使用sram（static random-access memory，静态随机存储器）型fpga+反熔丝fpga，或者刷新重构芯片+sram型fpga的架构。这种方案不能满足同时有dsp和fpga双处理器系统的dsp和fpga的在轨重构。

技术实现思路

1、本发明为解决上述技术问题，提供了一种基于双处理器的在轨重构系统和方法，能够对fpga和dsp进行在轨重构，系统简洁且工作流程简单。

2、本发明采用的技术方案如下：

3、一种基于双处理器的在轨重构系统，所述在轨重构系统包括fpga系统、dsp系统和总线接口；所述fpga系统的fpga芯片从所述总线接口接收在轨重构数据包并通过emif接口转给所述dsp系统的dsp芯片；所述dsp芯片对所述在轨重构数据包进行解析识别，并将不同类型的在轨重构数据包放到对应的emif地址，所述在轨重构数据包分为fpga在轨重构数据包和dsp在轨重构数据包；所述fpga芯片从对应的emif地址中读取所述在轨重构数据包，写入所述fpga系统的sdram暂存；当所述在轨重构数据包为所述fpga在轨重构数据包时，所述fpga系统基于所述sdram中完整的fpga在轨重构数据包进行fpga在轨重构；当所述在轨重构数据包为所述dsp在轨重构数据包时，所述fpga芯片和所述dsp系统基于所述sdram中完整的dsp在轨重构数据包进行dsp在轨重构。

4、另外，根据本发明上述提出的基于双处理器的在轨重构系统还可以具有如下附加的技术特征：

5、根据本发明的一个实施例，所述总线接口为单一总线接口，所述单一总线接口用于传输遥测遥控数据包和在轨重构数据包。

6、根据本发明的一个实施例，所述fpga系统还包括刷新重构芯片和fpga程序存储器，fpga在轨重构流程具体为：当所述fpga在轨重构数据包完整写入所述sdram后，所述fpga芯片通过所述刷新重构芯片对所述fpga程序存储器进行擦除操作；所述fpga芯片从所述sdram中读取所述fpga在轨重构数据包，并通过所述刷新重构芯片写入所述fpga程序存储器；所述fpga芯片通过所述刷新重构芯片从所述fpga程序存储器中加载新程序，完成fpga在轨重构。

7、根据本发明的一个实施例，所述dsp系统还包括dsp程序存储器，dsp在轨重构流程具体为：当所述dsp在轨重构数据包完整写入所述sdram后，所述fpga芯片对所述dsp程序存储器进行擦除操作；所述fpga芯片从所述sdram中读取所述dsp在轨重构数据包写入所述dsp程序存储器；对所述双处理器系统进行下电上电操作，所述dsp芯片通过所述fpga芯片从所述dsp程序存储器加载新程序，完成dsp在轨重构。

8、此外，为实现上述目的，本发明还提出一种基于双处理器的在轨重构方法。

9、一种基于双处理器的在轨重构方法，包括以下步骤：s1，fpga系统的fpga芯片从总线接口接收在轨重构数据包并通过emif接口转给dsp系统的dsp芯片；s2，所述dsp芯片对所述在轨重构数据包进行解析识别，并将不同类型的在轨重构数据包放到对应的emif地址，所述在轨重构数据包分为fpga在轨重构数据包和dsp在轨重构数据包；s3，所述fpga芯片从对应的emif地址中读取所述在轨重构数据包，写入所述fpga系统的sdram暂存；s4，当所述在轨重构数据包为所述fpga在轨重构数据包时，所述fpga系统基于所述sdram中完整的fpga在轨重构数据包进行fpga在轨重构；s5，当所述在轨重构数据包为所述dsp在轨重构数据包时，所述fpga芯片和所述dsp系统基于所述sdram中完整的dsp在轨重构数据包进行dsp在轨重构。

10、另外，根据本发明上述提出的基于双处理器的在轨重构方法还可以具有如下附加的技术特征：

11、根据本发明的一个实施例，所述总线接口为单一总线接口，所述单一总线接口用于传输遥测遥控数据包和在轨重构数据包。

12、根据本发明的一个实施例，所述fpga系统包括fpga芯片、刷新重构芯片、fpga程序存储器和sdram，步骤s4具体包括：当所述fpga在轨重构数据包完整写入所述sdram后，所述fpga芯片通过所述刷新重构芯片对所述fpga程序存储器进行擦除操作；所述fpga芯片从所述sdram中读取所述fpga在轨重构数据包，并通过所述刷新重构芯片写入所述fpga程序存储器；所述fpga芯片通过所述刷新重构芯片从所述fpga程序存储器中加载新程序，完成fpga在轨重构。

13、根据本发明的一个实施例，所述dsp系统包括dsp芯片和dsp程序存储器，步骤s5具体包括：当所述dsp在轨重构数据包完整写入所述sdram后，所述fpga芯片对所述dsp程序存储器进行擦除操作；所述fpga芯片从所述sdram中读取所述dsp在轨重构数据包写入所述dsp程序存储器；对所述双处理器系统进行下电上电操作，所述dsp芯片通过所述fpga芯片从所述dsp程序存储器加载新程序，完成dsp在轨重构。

14、本发明的有益效果：

15、本发明的基于双处理器的在轨重构系统，通过将dsp芯片用作指令解析、流程控制和算法实施，fpga芯片用作对外接口、时序相关的底层功能及其他固定功能，在轨重构数据包经过fpga芯片转给dsp芯片，经dsp芯片解析识别后，再由fpga芯片控制执行fpga或dsp的在轨重构流程，不仅能够对fpga进行在轨重构，还能对dsp进行在轨重构，系统简洁且工作流程简单。

技术特征：

1.一种基于双处理器的在轨重构系统，其特征在于，所述在轨重构系统包括fpga系统、dsp系统和总线接口；

2.根据权利要求1所述的基于双处理器的在轨重构系统，其特征在于，所述总线接口为单一总线接口，所述单一总线接口用于传输遥测遥控数据包和在轨重构数据包。

3.根据权利要求1所述的基于双处理器的在轨重构系统，其特征在于，所述fpga系统还包括刷新重构芯片和fpga程序存储器，fpga在轨重构具体为：

4.根据权利要求1所述的基于双处理器的在轨重构系统，其特征在于，所述dsp系统还包括dsp程序存储器，dsp在轨重构具体为：

5.一种基于双处理器的在轨重构方法，其特征在于，包括以下步骤：

6.根据权利要求5所述的基于双处理器的在轨重构方法，其特征在于，所述总线接口为单一总线接口，所述单一总线接口用于传输遥测遥控数据包和在轨重构数据包。

7.根据权利要求5所述的基于双处理器的在轨重构方法，其特征在于，所述fpga系统包括fpga芯片、刷新重构芯片、fpga程序存储器和sdram，步骤s4具体包括：

8.根据权利要求5所述的基于双处理器的在轨重构方法，其特征在于，所述dsp系统包括dsp芯片和dsp程序存储器，步骤s5具体包括：

技术总结本发明提供一种基于双处理器的在轨重构系统和方法，在轨重构系统包括FPGA系统、DSP系统和总线接口；FPGA芯片从总线接口接收在轨重构数据包并转给DSP芯片；DSP芯片对在轨重构数据包进行解析识别，并将在轨重构数据包放到对应的EMIF地址；FPGA芯片从对应的EMIF地址中读取在轨重构数据包，写入SDRAM暂存；当在轨重构数据包为FPGA在轨重构数据包时，FPGA系统基于FPGA在轨重构数据包进行FPGA在轨重构；当在轨重构数据包为DSP在轨重构数据包时，FPGA芯片和DSP系统基于DSP在轨重构数据包进行DSP在轨重构。本发明的基于双处理器的在轨重构系统，使用DSP作指令解析、流程控制和算法实施，FPGA用作对外接口、时序相关的底层功能及其他功能，能够对两个处理器都进行在轨重构且工作流程简单。技术研发人员：王婷婷,张亮,岳丹,修瑞,孙佳楠受保护的技术使用者：中国科学院上海技术物理研究所技术研发日：技术公布日：2024/7/29