基于电源的开关电控制方法及芯片与流程

本技术涉及电源开关电的，尤其涉及基于电源的开关电控制方法及芯片。

背景技术：

1、在芯片内部电路设计中，往往需要多个电源域，并且根据不同的应用场景，为降低功耗，会关闭一部分电路的电源域，中国发明专利申请号为cn202110721379.5的发明专利公开了一种rtc的硬件架构及其读写控制方法，该发明专利采用硬件电路的方式，将rtc的高频工作的总线接口与低频工作电路分开，高频工作的总线接口消耗主控电源域的电，rtc低频工作电路消耗rtc工作电源域的电，这2部分电路中间以电平转换器连接，从而其在需要关闭的电源域与其它电源域之间设置带隔离功能的电平转换器，然后直接通过电源域外围的主控单元关闭电源，但是这一实现方式存在的技术缺陷包括，开关电源的过程不可控，芯片内部的供电电源电压受跨时钟域和电源域的影响而不稳定，具体在关电时，需要关闭的电源域中的电路输出信号的无电状态会传递到与其相连的电路里面，造成电路漏电或电路状态紊乱；在开电的过程中，多个电源域中的电路会同时打开，如果电路规模大的话，形成的抽电电流会很大，造成电源抖动，甚至会导致电源因剧烈抖动而将芯片复位，影响芯片的可靠性。

技术实现思路

1、本技术公开基于电源的开关电控制方法及芯片，具体的技术方案如下：

2、基于电源的开关电控制方法，时序逻辑控制模块、待开关电模块和开关模块均设置在同一芯片内，工作电源设置在芯片的外部；所述开关电控制方法包括：在芯片存在开电请求的情况下，根据输入所述时序逻辑控制模块的开电使能信号，控制所述时序逻辑控制模块向开关模块发起开关请求；然后通过所述开关模块引入所述工作电源给待开关电模块，然后所述时序逻辑控制模块解除对所述待开关电模块的隔离和复位控制，以使所述待开关电模块完成开电且进入工作状态；在芯片存在关电请求的情况下，根据输入所述时序逻辑控制模块的开电使能信号，控制所述时序逻辑控制模块开始执行对所述待开关电模块进行隔离和复位控制；再通过向所述开关模块发起开关请求来阻断所述工作电源输入，以使所述待开关电模块完成关电。综上，本技术在芯片内部，所述时序逻辑控制模块通过所述开关模块对所述待开关电模块进行电路开关电控制，从开电使能信号开始按照一定的时序先触发所述开关模块接通并引入工作电源，再解除对所述待开关电模块的隔离和复位控制，带动所述待开关电模块开电成功；也从开电使能信号开始按照一定的时序，先对所述待开关电模块执行隔离和复位，再触发所述开关模块关断所述待开关电模与工作电源之间的通道，带动所述待开关电模块关电成功；从而在芯片外部的工作电源不关电的情况下，达到芯片内部电路安全开关电的目的，提高芯片的可靠性。

3、进一步地，所述由所述时序逻辑控制模块控制所述开关模块引入所述工作电源的方法包括：第一级电源开关器件的输出信号与最后一级电源开关器件的输出信号均由第一无效电平翻转为第一有效电平的情况下，控制所述开关模块输出的开电确认信号由第一无效电平翻转为第一有效电平后并保持第一有效电平不变，并确定所述开关模块内各级电源开关器件均导通，实现逐级为所述待开关电模块传输所述工作电源输出的电源电压，启动所述待开关电模块开电。从而按一定的时序启动所述待开关电模块开电。

4、所述通过向开关模块发起开关请求来阻断所述工作电源输入的方法包括：第一级电源开关器件的输出信号由第一有效电平翻转为第一无效电平时，控制所述开关模块输出的开电确认信号由第一有效电平翻转为第一无效电平并保持第一无效电平不变，并确定第一级电源开关器件断开，阻断所述工作电源输出的电源电压进入所述开关模块。

5、其中，所述开关模块包括多个级联连接的电源开关器件，第一级电源开关器件的输出信号与最后一级电源开关器件的输出信号作逻辑与操作的结果是所述开关模块输出的开电确认信号。级联的多个电源开关器件按时序输出确认信号并进行组合逻辑计算，通过多个电源开关器逐级导通，为所述待开关电模块提供开电确认信号，并形成延迟时间让所述待开关电模块做好开电准备，进而实现让工作电源输出的电源电压通过开关模块延迟输出至做好开电准备的待开关电模块。

6、进一步地，在芯片存在开电请求的情况下，所述开关电控制方法具体包括：步骤a、若输入所述时序逻辑控制模块的开电使能信号由第一无效电平翻转为第一有效电平，则经过第一预设开电时间，所述时序逻辑控制模块输出给开关模块的开关请求信号由第一无效电平翻转为第一有效电平；然后执行步骤b；步骤b、所述开关请求信号由第一无效电平翻转为第一有效电平后，经过第二预设开电时间，通过所述开关模块输出给所述时序逻辑控制模块的开电确认信号由第一无效电平翻转为第一有效电平；然后执行步骤c；步骤c、所述开电确认信号由第一无效电平翻转为第一有效电平后，经过第三预设开电时间，所述时序逻辑控制模块输出给所述待开关电模块的隔离信号由第二有效电平翻转为第二无效电平，解除对所述待开关电模块的输出信号的隔离；然后执行步骤d；步骤d、所述隔离信号由第二有效电平翻转为第二无效电平后，经过第四预设开电时间，所述时序逻辑控制模块输出给所述待开关电模块的开电复位信号由第二有效电平翻转为第二无效电平，则确定所述待开关电模块完成开电且进入工作状态。综合前述步骤a至步骤d，本技术为芯片内部电路开电时，按照所述时序逻辑控制模块配置的硬件时序，先使所述开关模块导通以输入所述工作电源，再解除隔离和复位以控制所述待开关电模块开电成功并进入工作状态，从而采用硬件时序控制机制，在工作电源不关电的情况下，防止待供电的系列电路同时打开出现抽电电流会很大的问题，减少造成工作电源抖动，达到芯片内部电路安全开电的目的，提高芯片的可靠性和安全性。

7、进一步地，在执行步骤a的情况下，所述时序逻辑控制模块对所述开电使能信号作同步处理，经过所述第一预设开电时间，输出开关请求信号给所述开关模块，首先使能所述开关模块的第一级电源开关器件导通，启动所述工作电源开始给所述待开关电模块供电，使第一级电源开关器件的输出信号发生电平翻转。

8、进一步地，在执行步骤c的情况下，确定所述开关模块开电后，经过第三预设开电时间，控制所述隔离信号第二有效电平翻转为第二无效电平，至少建立起所述待开关电模块与所述工作电源之间电气联系，允许所述待开关电模块的输出信号变化，以解除对所述待开关电模块的输出信号的隔离。从而确定所述待开关电模块已经开电，甚至视为进入工作状态之前完成所述待开关电模块的供电操作，然后，等待在步骤d中撤销复位状态，即可进入工作状态。

9、进一步地，在芯片存在关电请求的情况下，所述开关电控制方法具体包括：步骤e、若输入所述时序逻辑控制模块的开电使能信号由第一有效电平翻转为第一无效电平，则经过第一预设关电时间，所述时序逻辑控制模块输出给所述待开关电模块的隔离信号由第二无效电平翻转为第二有效电平，对所述待开关电模块进行隔离，而且，所述时序逻辑控制模块输出给所述待开关电模块的开电复位信号由第二无效电平翻转为第二有效电平，触发所述待开关电模块进入复位状态；然后执行步骤f；步骤f、所述隔离信号由第二无效电平翻转为第二有效电平后，经过第二预设关电时间，所述时序逻辑控制模块输出给所述开关模块的开关请求信号由第一有效电平翻转为第一无效电平，以启动所述开关模块阻断所述工作电源输出电源电压至所述待开关电模块；然后执行步骤g；步骤g、所述开关请求信号由第一有效电平翻转为第一无效电平后，经过第三预设关电时间，通过所述开关模块输出给所述时序逻辑控制模块的开电确认信号由第一有效电平翻转为第一无效电平，确定所述待开关电模块完成关电。

10、进一步地，在执行步骤g之后，经过预配置的误差延迟时间，所述开关模块内各级电源开关器件均关断，确定所述待开关电模块完全关电成功，使所述工作电源作用于所述待开关电模块的电源电压完全消失，其中，所述开关模块输出的开电确认信号在步骤g所述的第三预设开电时间内保持第一有效电平不变；所述第三预设关电时间与预配置的误差延迟时间之和大于或等于所述开关模块内各级电源开关器件传输同一电压信号累计消耗的时间。

11、进一步地，所述开关请求信号在步骤e的第一预设关电时间内保持置为第一有效电平，直至所述隔离信号在步骤f中由第二无效电平翻转为第二有效电平且经过第二预设关电时间，控制所述开关请求信号由第一有效电平翻转为第一无效电平，至少使能所述开关模块的第一级电源开关器件在步骤g所述的第三预设关电时间内启动关断，当所述开电确认信号在步骤g中由第一有效电平翻转为第一无效电平时，第一级电源开关器件完成关断。

12、综合前述步骤e至步骤g，本技术公开的所述时序逻辑控制模块先对所述待开关电模块进行隔离和复位控制，再通过开关模块关断工作电源对所述待开关电模块的通电路径，基于此时序逻辑控制所述工作电源停止为芯片内部电路开电，从而采用硬件时序控制机制，在工作电源不关电且芯片存在关电请求的情况下，有效防止所述待开关电模块输出信号的无电状态传递到芯片外部，避免造成芯片内部电路漏电或外部的工作电源所在电路状态紊乱，提高芯片的可靠性和安全性。

13、进一步地，第一有效电平等于第二无效电平，第一无效电平等于第二有效电平，第一有效电平不等于第一无效电平；开电使能信号、开关请求信号以及开电确认信号之间的有效电平是相等且均等于第一有效电平，隔离信号与开电复位信号之间的有效电平是相等且均等于第二有效电平；开电使能信号、开关请求信号以及开电确认信号之间的无效电平是相等且均等于第一无效电平，隔离信号与开电复位信号之间的无效电平是相等且均等于第二无效电平。

14、一种芯片，该芯片用于所述开关电控制方法；其中：所述芯片发起开电请求并得到响应后，输入所述时序逻辑控制模块的开电使能信号由第一无效电平翻转为第一有效电平；所述芯片发起关电请求并得到响应后，输入所述时序逻辑控制模块的开电使能信号由第一有效电平翻转为第一无效电平。

15、芯片存在开电请求的情况下，本技术公开的所述时序逻辑控制模块先通过开关模块导通工作电源对芯片内部电路的通电路径，再解除对所述待开关电模块的隔离和复位控制，基于此时序逻辑控制所述工作电源为芯片内部电路开电，在工作电源不关电的情况下，防止待供电的系列电路同时打开出现抽电电流会很大的问题，减少造成工作电源抖动，提高芯片的可靠性和安全性。

16、综上，在芯片存在关电请求的情况下，本技术公开的所述时序逻辑控制模块先对所述待开关电模块进行隔离和复位控制，再通过开关模块关断工作电源对所述待开关电模块的通电路径，基于此时序逻辑控制所述工作电源停止为芯片内部电路开电，在工作电源不关电的情况下，有效防止所述待开关电模块输出信号的无电状态传递到芯片外部，避免造成芯片内部电路漏电或外部的工作电源所在电路状态紊乱，提高芯片的可靠性和安全性。