DC-DC转换器的制作方法

本技术涉及利用自举电路以使得能够使用高侧nmos功率晶体管的dc-dc转换器领域，并且具体地，涉及在不连续模式下操作期间产生用于自举电路中自举电容器的再充电的动态偏置。

背景技术：

1、使用开关dc-dc转换器产生大于或小于输入dc电压的输出dc电压。开关dc-dc转换器的示例包括：升压转换器，其将输入dc电压升压以产生更高的输出dc电压；降压转换器，其将输入dc电压降压以产生更低的输出dc电压；以及降压-升压转换器，其可以将输入dc电压升压或降压。在标准形式中，这种转换器产生与输入dc电压具有相同极性的输出dc电压；在反相形式中，这种转换器产生与输入dc电压具有相反极性的输出dc电压。

2、已知的反相降压-升压转换器1在图1中示出，并且包括串联连接在输入电压节点pvin和输出电压节点vo2之间的高侧pmos晶体管mp和低侧nmos晶体管mn，其中电感器l连接在晶体管与地之间的抽头与输出电容器co之间，输出电压vo2形成在输出电容器co的两端。

3、在其中晶体管mp导通的开关周期的一部分期间(高侧导通，在导通时间ton期间)，电感器电压等于pvin。在其中晶体管mn在其间导通的开关周期的一部分期间(低侧导通，在截止时间toff期间)，电感器电压等于vo2。此时，储存在电感器中的能量被供应到负载和输出电容器co。通过调节晶体管mp和mn的工作周期(duty cycle)来控制输出电压vo2。

4、该已知的降压-升压设计对于某些应用是有效的。使用pmos晶体管mp作为高侧晶体管具有一定的优点，其中之一是其栅极可以用输入电压pvin驱动。然而，pmos晶体管在物理上比其大小被确定为通过等量的电流的nmos晶体管大。

5、因此，在某些情形下，可以利用其中高侧晶体管是nmos晶体管的替代的反相降压-升压转换器设计。这样的示例在图2的反相降压-升压转换器5中示出。该设计的挑战在于，高侧nmos晶体管mn1的栅极将要用pvin+vth(vth是高侧nmos晶体管mn1的阈值电压)驱动，因此，被称为自举电路的升压电路将要被包括在设计内，用于产生这样的电压。

6、反相降压-升压转换器5可以在连续导通模式(ccm)、不连续导通模式(dcm)或脉冲跳过(pulse-skip)模式下操作。在ccm中，能量传输中的电感器电流保持非零，而在dcm的情况下，电感器电流下降至零。在脉冲跳过模式中，执行dcm操作，其中某些导通时间ton被跳过(不发生)。

7、在ccm中，在截止时间toff期间，晶体管mn2保持导通，并且自举电容器cboot被充电，使得在导通时间ton期间，可以利用电容器cboot来给栅极驱动器8供电，该栅极驱动器进而产生充分使晶体管mn1导通的栅极驱动信号，这种栅极驱动信号具有电压pvin+vth。具体地，栅极驱动器8被供应在电压vboot(由自举电容器cboot保持)和节点nlx处的电压vlx之间的电力，因此vboot-vlx将是vth。在截止时间toff期间，电压vlx等于vo2。箝位电压vclamp1由第一箝位电路产生，其幅值为vo2之上～5v并用于在电容器cboot两端形成vboot。从图3a的图表中可以看出，在截止时间toff期间，vlx＝vo2，因此vboot＝vo2+vcboot，其中vcboot是电容器cboot的顶板与底板之间的电压差。连接nclamp1与vboot的晶体管sw1导通，使得vboot＝nclamp1。因此，自举电容被重新充电在电压vcboot＝nclamp1-vo2。这是有效的，因此使得在ccm期间反相降压-升压转换器5能够正常操作。

8、然而，现在考虑在dcm中的操作情况。在dcm中，在截止时间toff期间，一旦晶体管mn2截止，电感器电流就达到零，结果是电压vlx上升至地，如图3b的图表中可以看出的。当vlx高于vo2时，nclamp1和vboot不能连接，vboot(的幅值)高于nclamp1。这意味着vboot-vlx下降，因为vclamp1的幅值是vo2之上5v，而是地之上5v。结果，在dcm中，一旦晶体管mn2在时间td截止，则自举电容器cboot的充电就将有效地停止，如图3b中可以看出的(暂时忽略vclamp2迹线)。结果，在下一个导通时间ton期间由栅极驱动器8产生的栅极电压将较小，晶体管mn1将不在高侧导通期间完全导通，相应地将不实现期望的输出电压vo2。

9、当晶体管mn2在截止时间toff期间截止时，脉冲跳过模式下的操作将产生相同的问题，如图3c中可以看出的(暂时忽略vclamp2迹线)。

10、为试图解决dcm和脉冲跳过模式的问题，已开发图4的反相降压-升压转换器5’的进一步设计。该设计利用两个箝位电路来产生两个箝位电压vclamp1、vclamp2。第一箝位电压vclamp1的幅值被充电至vo2之上～5v，并且第二箝位电压vclamp2的幅值被充电至地之上～5v。在ccm中，开关sw1在toff期间闭合，而开关sw2断开(打开)，以将第一箝位电压vclamp1连接到自举电容器cboot。在dcm和脉冲跳过模式中，当晶体管mn2导通时，sw1导通而sw2截止，与ccm中的方式相同。

11、当低侧晶体管mn2和高侧晶体管mn1二者截止(即，半桥处于高阻抗状态)时，因为电感器电流已达到0电平，所以vlx从vo2上升至gnd。因此，sw1截止而sw2导通，以将vclamp2与vboot连接。由于第二箝位电压vclamp2被生成为在地之上～5v，因此当晶体管mn1、mn2二者在截止时间toff期间截止并且vlx上升至地时，vboot-vlx仍为～5v，从而维持栅极驱动器8的正确供电，进而维持晶体管mn1的栅极驱动信号的正确生成。

12、该设计事实上的确在一定程度上纠正了脉冲跳过模式下的问题。参见图3c，在该图中，在截止时间toff期间在时间td，晶体管mn2截止，并且vboot-vlx大体保持平坦直至时间tc，然后在时间tc再次开始上升。该平坦时段的原因在于，时间td与时间tc之间经过的时间代表开关sw1断开(open)和开关sw2闭合(close)的延迟--该延迟是该控制方案和用于形成开关sw1和sw2的器件所固有的。理解这一点，可以看出，在图3b中，在dcm中，在时间td和下一个导通时间ton的开始之间没有足够的时间来断开开关sw1和闭合开关sw2(在某些操作条件下)。结果，自举电容器cboot在时间td停止被充电，在下一个导通时间ton期间由栅极驱动器8产生的栅极电压将较小，在高侧导通期间晶体管mn1将不完全导通，相应地将不能实现期望的输出电压vo2。

13、鉴于此，图4的设计不足以在dcm中在某些条件下操作。此外，使用多个箝位电路消耗面积并增加复杂度。因此，在该领域中需要进一步发展。

技术实现思路

1、本文中公开了一种dc-dc转换器，包括：功率部，所述功率部至少包括串联耦接在输入电压节点和输出电压节点之间的高侧晶体管和低侧晶体管，其中，所述高侧晶体管具有由栅极驱动电压驱动的栅极；以及自举电路。

2、所述自举电路包括：栅极驱动器，所述栅极驱动器具有耦接到自举输出节点的电源端子和耦接到在所述高侧晶体管和所述低侧晶体管之间的抽头节点的参考电源端子，所述栅极驱动器被配置为接收高侧控制信号并且响应于其而产生所述栅极驱动电压；自举电容器，所述自举电容器耦接在所述自举输出节点和所述抽头节点之间；箝位电路，所述箝位电路被配置为将第一中间节点处的中间电压设置为等于所述抽头节点处的抽头电压和所述输出电压节点处的输出电压中的较小者；电流源，所述电流源被配置为向控制节点提供参考电流；电压降电路，所述电压降电路耦接在所述控制节点和所述第一中间节点之间，所述电压降电路根据所述中间电压在所述控制节点处产生控制电压；源极跟随器，所述源极跟随器被配置为将所述控制电压缓冲到第二中间节点；以及自举输出晶体管，所述自举输出晶体管耦接在所述第二中间节点和所述自举输出节点之间，所述自举输出晶体管被布置为将所述自举电容器两端的自举电压设置为等于以所述抽头电压为参考的目标电压。控制电路被配置为生成所述高侧控制信号、用于所述低侧晶体管的低侧控制信号和用于所述箝位电路的箝位控制信号，以操作所述dc-dc转换器，来从所述输入电压节点处的输入电压产生所述输出电压节点处的输出电压。

3、所述箝位电路可以包括：第一n沟道晶体管，所述第一n沟道晶体管具有耦接到所述抽头节点的漏极、耦接到所述第一中间节点的源极和耦接到所述第一中间节点的栅极；以及第二n沟道晶体管，所述第二n沟道晶体管具有通过开关选择性耦接到输出电压节点的漏极、耦接到所述第一中间节点的源极和耦接到所述第一中间节点的栅极，其中，所述开关由所述箝位控制信号控制，使得所述开关在不连续导通模式(dcm)和脉冲跳过模式(psm)中在截止时间期间断开，但在连续导通模式(ccm)中在截止时间期间闭合以及在dcm、psm和ccm中在导通时间期间闭合。

4、所述电压降电路可以包括：齐纳二极管，所述齐纳二极管具有阳极和耦接到所述控制节点的阴极；以及二极管耦接的晶体管，所述二极管耦接的晶体管耦接在所述齐纳二极管的阳极和所述第一中间节点之间。

5、所述箝位电路可以包括：第一p沟道晶体管，所述第一p沟道晶体管具有耦接到所述第一中间节点的漏极、耦接到所述抽头节点的栅极和耦接到第一齐纳二极管的阴极的源极，其中所述第一齐纳二极管的阳极耦接到所述抽头节点；第二p沟道晶体管，所述第二p沟道晶体管具有耦接到所述第一中间节点的漏极、耦接到第二齐纳二极管的阳极的栅极和耦接到所述第二齐纳二极管的阴极的源极；以及开关，所述开关耦接在所述第二齐纳二极管的阳极和所述输出电压节点之间，其中，所述开关由所述箝位控制信号控制，使得所述开关在不连续导通模式(dcm)和脉冲跳过模式(psm)中在截止时间期间断开，但在连续导通模式(ccm)中在截止时间期间闭合以及在dcm、psm和ccm中在导通时间期间闭合。

6、所述电压降电路可以包括耦接在所述控制节点和所述第一中间节点之间的二极管耦接的晶体管。

7、所述电流源可以包括：参考电流沉，所述参考电流沉被配置为吸收所述参考电流；以及电流镜，所述电流镜具有从其吸收所述参考电流的输入端和耦接到所述控制节点使得所述参考电流被提供到所述控制节点的输出端。

8、所述源极跟随器可以包括n沟道晶体管，所述n沟道晶体管具有耦接到所述输入电压节点的漏极、耦接到所述第二中间节点的源极和耦接到所述控制节点的栅极。

9、所述n沟道晶体管的源极可以通过连接在所述第一中间节点和所述第二中间节点之间的二极管电路耦接到所述第一中间节点。电阻器可以耦接在所述第一中间节点和所述第二中间节点之间。

10、所述二极管电路可以包括：第一齐纳二极管，所述第一齐纳二极管具有耦接到所述第二中间节点的阳极；第二齐纳二极管，所述第二齐纳二极管具有耦接到所述第一齐纳二极管的阴极的阳极；以及第三齐纳二极管，所述第三齐纳二极管具有耦接到所述第二齐纳二极管的阴极和耦接到所述第一中间节点的阳极。

11、所述功率部可以包括耦接在所述抽头节点和地之间的电感器，使得所述功率部形成反相降压-升压转换器。

12、所述自举输出晶体管可以是n沟道晶体管，所述n沟道晶体管具有耦接到所述第二中间节点的源极、耦接到所述自举输出节点的漏极和耦接到所述第二中间节点的栅极。

13、本文还公开了一种dc-dc转换器，包括：功率部，所述功率部至少包括串联耦接在输入电压节点和输出电压节点之间的高侧晶体管和低侧晶体管，其中，所述高侧晶体管具有由栅极驱动电压驱动的栅极；以及自举电路。所述自举电路包括：栅极驱动器，所述栅极驱动器具有耦接到自举输出节点的电源端子和耦接到在所述高侧晶体管和所述低侧晶体管之间的抽头节点的参考电源端子，所述栅极驱动器被配置为接收高侧控制信号并且响应于其而产生所述栅极驱动电压；自举电容器，所述自举电容器耦接在所述自举输出节点和所述抽头节点之间；箝位电路，所述箝位电路耦接在电源节点和所述输入电压节点之间，所述箝位电路被配置为将所述输入电压节点处的输入电压设置为等于以所述抽头节点处的抽头电压为参考的目标电压；电流源，所述电流源被配置为向控制节点提供参考电流；电压降电路，所述电压降电路耦接在所述控制节点和第一中间节点之间，所述电压降电路根据所述第一中间节点处的中间电压在所述控制节点处产生控制电压；以及晶体管，所述晶体管耦接在所述输入电压节点和所述第一中间节点之间，其中所述晶体管的控制端子耦接到所述控制节点。控制电路可以被配置为生成所述高侧控制信号和用于所述低侧晶体管的低侧控制信号，以操作所述dc-dc转换器，来从所述输入电压节点处的输入电压产生所述输出电压节点处的输出电压。

14、所述箝位电路可以包括n沟道晶体管，所述n沟道晶体管具有耦接到所述电源节点的源极、耦接到所述输入电压节点的漏极和耦接到所述电源节点的栅极。

15、所述电压降电路可以包括：齐纳二极管，所述齐纳二极管具有阳极和耦接到所述控制节点的阴极；以及二极管耦接的晶体管，所述二极管耦接的晶体管耦接在所述齐纳二极管的阳极和所述第一中间节点之间。

16、所述电流源可以包括：参考电流沉，所述参考电流沉被配置为吸收所述参考电流；以及电流镜，所述电流镜具有从其吸收所述参考电流的输入端和耦接到所述控制节点以使得所述参考电流被提供到所述控制节点的输出端。

17、所述自举电路内的晶体管可以是n沟道晶体管，其漏极耦接到所述输入电压节点、其源极连接到所述自举输出节点并且其栅极耦接到所述控制节点。

18、所述n沟道晶体管的源极可以通过连接在所述第一中间节点和所述自举输出节点之间的二极管电路耦接到所述第一中间节点。电阻器可以耦接在所述第一中间节点和所述自举输出节点之间。

19、所述二极管电路可以包括：第一齐纳二极管，所述第一齐纳二极管具有耦接到所述自举输出节点的阳极；第二齐纳二极管，所述第二齐纳二极管具有耦接到所述第一齐纳二极管的阴极的阳极；以及第三齐纳二极管，所述第三齐纳二极管具有耦接到所述第二齐纳二极管的阴极和耦接到所述第一中间节点的阳极。

20、所述功率部可以包括耦接在所述抽头节点和地之间的电感器，使得所述功率部形成反相降压-升压转换器。