一种阵列基板、显示装置及补偿方法与流程

本申请涉及显示，提供了一种阵列基板、显示装置及补偿方法。

背景技术：

1、为了使显示面板显示不同的画面，源极驱动电路会分别为各条数据线产生数据电压，上述多个数据电压分别经扇出区的各条走线后提供给显示区的各条数据线，这样，各条数据线就能在数据电压的作用下进行画面的显示。

2、然而，扇出区的各条走线的长短不一，不同长度的走线的电容电阻延迟即rcdelay也会不同，通常，走线的长度越长，相应的电容电阻延迟越大，上述数据电压在经过长度较长的走线时的电容电阻延迟较大，导致数据电压衰减严重；而数据电压在经过长度较短的走线时的电容电阻延迟较小，相应的数据电压衰减较小，上述电压衰减情况的不统一，会使显示面板的整体显示效果不理想。

技术实现思路

1、本申请实施例提供一种阵列基板、显示装置及补偿方法，用以减小各条第一数据线之间的数据电压的差异，进一步提升显示效果。

2、本申请提供的具体技术方案如下：

3、第一方面，本申请实施例提供了一种阵列基板，包括：显示区和非显示区；

4、显示区包括多条第一数据线，多条第一扫描线，第一数据线和第一扫描线交叉限定像素单元；

5、非显示区包括多条扇出线和多个补偿电路，补偿电路设置在扇出线和第一数据线之间；

6、第一扫描线工作时间包括预充电阶段和实际充电阶段；

7、各个补偿电路被配置为分别响应于补偿信号端的信号，预充电阶段通过扇出线输入补偿数据电压，实际充电阶段将预先存储的补偿数据电压提供给相连接的第一数据线。

8、可选地，补偿数据电压不超过初始数据电压，初始数据电压与第一数据线对应的像素单元预先配置的灰阶值相匹配。

9、可选地，每一个补偿电路包括：第一晶体管、补偿电容和第二晶体管；

10、第一晶体管的控制端与第一信号端耦接，第一晶体管的第一端与扇出线耦接，第一晶体管的第二端与补偿电容的第一端耦接；

11、补偿电容的第二端与参考信号端耦接；

12、第二晶体管的控制端与第二信号端耦接，第二晶体管的第一端与补偿电容的第一端耦接，第二晶体管的第二端与第一数据线耦接。

13、可选地，补偿电容的第二端接地。

14、可选地，补偿电容的电容值与相连接的扇出线的长度成反比。

15、可选地，补偿电容的电容极板的正对面积与相连接的扇出线的长度成反比。

16、可选地，各个补偿电容的电容极板的正对面积由扇出区的中间到扇出区的两端逐渐减小。

17、第二方面，本申请实施例还提供了一种显示装置，包括：上述任一项的阵列基板。

18、可选地，还包括连接端子、柔性电路板和源极驱动电路，连接端子与柔性电路板的一端连接，源极驱动电路绑定在柔性电路板上。

19、第三方面，本申请实施例还提供了一种应用于阵列基板的补偿方法，包括：

20、响应于补偿信号端的信号，预充电阶段通过扇出线输入补偿数据电压，实际充电阶段将预先存储的补偿数据电压提供给相连接的第一数据线。

21、可选地，补偿数据电压不超过初始数据电压，初始数据电压与第一数据线对应的像素单元预先配置的灰阶值相匹配。

22、可选地，方法还包括：

23、在预充电阶段，响应于第一补偿信号端的信号，第一晶体管导通，源极驱动电路提供的电压经扇出线和第一晶体管提供给补偿电容，以及，在实际充电阶段，响应于第二补偿信号端的信号，第二晶体管导通，补偿电容中的补偿数据电压经第二晶体管提供给相连接的第一数据线。

24、本申请有益效果如下：

25、综上所述，本申请实施例中提供了一种阵列基板、显示装置及补偿方法，该阵列基板包括：显示区和非显示区，显示区包括多条第一数据线，多条第一扫描线，第一数据线和第一扫描线交叉限定像素单元，非显示区包括多条扇出线和多个补偿电路，补偿电路设置在扇出线和第一数据线之间，第一扫描线工作时间包括预充电阶段和实际充电阶段，各个补偿电路被配置为分别响应于补偿信号端的信号，预充电阶段通过扇出线输入补偿数据电压，实际充电阶段将预先存储的补偿数据电压提供给相连接的第一数据线，上述通过补偿电路为各条第一数据线提供补偿数据电压的方式，有效弥补了由于扇出线长度不同导致电容电阻延迟效应后各条第一数据线的数据电压差异较大的缺陷，从而提升了显示效果。

26、本申请的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本申请而了解。本申请的目的和其他优点可通过在所写的说明书、权利要求书、以及附图中所特别指出的结构来实现和获得。

技术特征：

1.一种阵列基板，其特征在于，包括：显示区和非显示区；

2.如权利要求1所述的阵列基板，其特征在于，所述补偿数据电压不超过初始数据电压，所述初始数据电压与所述第一数据线对应的像素单元预先配置的灰阶值相匹配。

3.如权利要求1所述的阵列基板，其特征在于，每一个所述补偿电路包括：第一晶体管、补偿电容和第二晶体管；

4.如权利要求3所述的阵列基板，其特征在于，所述补偿电容的第二端接地。

5.如权利要求3或4所述的阵列基板，其特征在于，所述补偿电容的电容值与相连接的所述扇出线的长度成反比。

6.如权利要求3或4所述的阵列基板，其特征在于，所述补偿电容的电容极板的正对面积与相连接的所述扇出线的长度成反比。

7.如权利要求3或4所述的阵列基板，其特征在于，各个所述补偿电容的电容极板的正对面积由扇出区的中间到扇出区的两端逐渐减小。

8.一种显示装置，其特征在于，包括：如权利要求1-7任一项所述的阵列基板。

9.如权利要求8所述的显示装置，其特征在于，还包括连接端子、柔性电路板和源极驱动电路，所述连接端子与所述柔性电路板的一端连接，所述源极驱动电路绑定在所述柔性电路板上。

10.一种应用于权利要求1-7任一项所述的阵列基板的补偿方法，其特征在于，包括：

11.如权利要求10所述的补偿方法，其特征在于，所述补偿数据电压不超过初始数据电压，所述初始数据电压与所述第一数据线对应的像素单元预先配置的灰阶值相匹配。

12.如权利要求10所述的补偿方法，其特征在于，所述方法还包括：

技术总结本申请涉及显示技术领域，公开了一种阵列基板、显示装置及补偿方法，该阵列基板包括：显示区和非显示区，显示区包括多条第一数据线，多条第一扫描线，第一数据线和第一扫描线交叉限定像素单元，非显示区包括多条扇出线和多个补偿电路，补偿电路设置在扇出线和第一数据线之间，第一扫描线工作时间包括预充电阶段和实际充电阶段，各个补偿电路被配置为分别响应于补偿信号端的信号，预充电阶段通过扇出线输入补偿数据电压，实际充电阶段将预先存储的补偿数据电压提供给相连接的第一数据线，上述过程弥补了由于扇出线长度不同导致电容电阻延迟效应后各条第一数据线的数据电压差异较大的缺陷，从而提升了显示效果。技术研发人员：吴旺娣,陈凯,李方庆,张琴,赵剑受保护的技术使用者：合肥京东方显示技术有限公司技术研发日：技术公布日：2024/7/29