3D存储器装置及其编程方法与流程

本公开总体上涉及存储器装置的领域。特别地，本公开涉及一种固态存储器装置。更具体地，本公开涉及一种具有较快的编程时间特征的三维(3d)存储器装置。

背景技术：

1、传统的3d存储器装置包括多个存储器单元串。每个存储器单元串通常包括在衬底上彼此堆叠的多个存储器单元，每个存储器单元位于距衬底的相应垂直距离处。

2、存储器单元可被编程以存储多个逻辑电平之中的每一个逻辑电平。

3、每个存储器单元通常包括具有电荷撷取或浮置栅极结构的mos晶体管(下文中，存储器晶体管)，即其包括漏极端子、源极端子、控制端子(控制栅极)和掩埋在氧化层中以便被电隔离的控制区域。例如，控制区域可以包括氮化硅(电荷撷取结构)或掺杂多晶硅(浮置栅极结构)。

4、将逻辑电平以控制区域内的电荷形式物理地存储在每个存储器单元中：控制区域内的电荷变化定义了存储器晶体管的阈值电压的相应变化。在所选择的存储器单元的读取操作期间，阈值电压的这种变化确定了通过存储器晶体管的沟道电流的相应调制，其值表示存储在存储器单元中的逻辑电平。

5、每个存储器单元可以是单层存储器单元，即能够存储一位(即，逻辑电平0或1)的存储器单元，或者多层存储器单元，即能够存储两位(即，逻辑电平00、01、10或11)、三位(即逻辑电平000、001、010、011、100、101、110或111)或更多位的存储器单元。

6、根据常见的实施方案，基于ispp(“增量式步进脉冲编程”)技术以目标逻辑电平(或等效地，以目标阈值电压)对所选择的存储器单元进行编程。

7、根据ispp技术，将增量式步进编程脉冲序列施加到所选择的存储器单元。增量式步进编程脉冲序列(下文中简称为编程脉冲序列)包括基于阶跃(step)电压的幅度逐渐增加的短程连续编程(电压)脉冲序列(“ispp电压阶跃”)。为了补偿每个存储器单元串中的存储器单元大小的变化(否则这将确定相应的存储器单元上的编程时间可变性)，可以设置多个ispp电压阶跃，其中每个ispp电压阶跃与相应的存储器单元组(下文中被称为ispp存储器单元组)相关联。

8、根据ispp技术，执行多个编程验证操作，以检查是否已经以目标阈值电压对所选择的存储器单元编程。

9、对于每个目标阈值电压，重复施加编程脉冲和后续的编程验证操作，直到所选择的存储器单元的阈值电压上升到高于指示已经以目标阈值电压对所选择的存储器单元编程的相应编程验证电压为止。

10、为了优化编程时间，开始编程验证操作的编程脉冲(下文中被称为pv(“编程验证”)开始编程脉冲)通常在目标阈值电压上是可变的。

11、与可以对每个存储器单元进行编程的(所有)目标阈值电压相关联的pv开始编程脉冲整体上被称为pv(“编程验证”)方案。

技术实现思路

1、当需要非常快的编程时间时，传统的3d存储器装置，尤其是它们所基于的传统pv方案可能无法令人满意。

2、这主要是因为，对于每个目标阈值电压，pv开始编程脉冲是通常在表征阶段基于ispp存储器单元组的存储器单元之中具有最快编程时间的存储器单元(下文中被称为最快存储器单元)确定的预定编程脉冲：实际上，对于每个ispp存储器单元组，在具有预定余量的情况下，pv开始编程脉冲通常被确定为在ispp存储器单元组的最快存储器单元的最终编程脉冲之前的编程脉冲。

3、因此，传统的pv方案为属于同一ispp存储器单元组的所有存储器单元提供固定的pv开始编程脉冲。

4、传统的pv方案为ispp存储器单元组的较慢存储器单元提供了不必要的编程验证操作，这意味着较慢的编程时间。

5、申请人已经面临上述问题，并且已经设计出确定能够减少编程时间的有效pv方案的3d存储器装置。

6、在独立权利要求中阐述了本教导的一个或多个方面，在从属权利要求中指出同一教导的有利特征，其措辞以引用的方式逐字涵盖在本文中(其中任何有利特征都是参照本教导的比照适用于任何其他方面的特定方面而提供的)。

7、更具体地，本教导的一方面涉及一种三维存储器装置。三维存储器装置可以包括多个存储器单元串；每个存储器单元串可以包括彼此堆叠在衬底上的多个存储器单元，每个存储器单元与衬底相距相应垂直距离。三维存储器装置可以包括多条字线，每条字线与多个存储器单元串的、与衬底相距相同垂直距离的相应存储器单元相关联。三维存储器装置可以包括控制电路，被配置为：

8、(i)向参考存储器单元串的所选择的存储器单元施加增量式步进编程脉冲序列，从而以多个目标阈值电压之中的目标阈值电压对所选择的存储器单元编程；

9、(ii)在施加增量式步进编程脉冲序列的第一编程脉冲之后响应于相应的编程脉冲而执行编程验证操作，用于开始编程验证操作的第一编程脉冲是由三维存储器装置确定的预定编程脉冲。

10、控制电路可以进一步被配置为：

11、(iii)基于指示已经以目标阈值电压对所选择的存储器单元编程的第二编程脉冲，针对所选择的存储器单元并且针对目标阈值电压确定更新后的第一编程脉冲，以及

12、(iv)从每个后续选择的存储器单元的更新后的第一编程脉冲开始执行编程验证操作，每个后续选择的存储器单元将被以目标阈值电压编程并且与所选择的存储器单元处于相同的字线。

13、本教导的另一方面涉及一种电子系统，包括上述至少一个三维存储器装置。

14、本教导的另一方面涉及一种操作三维存储器装置的方法。三维存储器装置可以包括：多个存储器单元串，每个存储器单元串包括彼此堆叠在衬底上的多个存储器单元，每个存储器单元与衬底相距相应垂直距离；以及多条字线，每条字线与多个存储器单元串的、与衬底相距相同垂直距离的相应存储器单元相关联。该方法可以包括：

15、(i)向参考存储器单元串的所选择的存储器单元施加增量式步进编程脉冲序列，从而以多个目标阈值电压之中的目标阈值电压对所选择的存储器单元编程；

16、(ii)在施加增量式步进编程脉冲序列的第一编程脉冲之后响应于相应的编程脉冲而执行编程验证操作，用于开始编程验证操作的第一编程脉冲是由三维存储器装置确定的预定编程脉冲。

17、(iii)基于指示已经以目标阈值电压对所选择的存储器单元编程的第二编程脉冲，针对所选择的存储器单元并且针对目标阈值电压确定更新后的第一编程脉冲，以及

18、(iv)从每个后续选择的存储器单元的更新后的第一编程脉冲开始执行编程验证操作，每个后续选择的存储器单元将被以目标阈值电压编程并且与所选择的存储器单元处于相同的字线。

技术特征：

1.一种三维存储器装置(100)，包括：

2.根据权利要求1所述的三维存储器装置(100)，其中所述控制电路(135)针对所述多个目标阈值电压之中的每个目标阈值电压重复步骤(i)、(ii)、(iii)和(iv)。

3.根据权利要求1所述的三维存储器装置(100)，其中在所述增量式步进编程脉冲序列中，所述更新后的第一编程脉冲比所述第二编程脉冲领先预定数量的编程脉冲。

4.根据权利要求3所述的三维存储器装置(100)，其中对于在后续编程脉冲之间具有相同的增量式电压阶跃的每组存储器单元，所述预定数量的编程脉冲是相同的。

5.根据权利要求1所述的三维存储器装置(100)，其中针对处于与所选择的存储器单元的相同的字线(wlk)的每个后续选择的存储器单元并且针对处于与所述相同的字线不同的至少一条字线的每个后续选择的存储器单元，所述控制电路(135)从所述更新后的第一编程脉冲开始执行所述编程验证操作。

6.根据权利要求5所述的三维存储器装置(100)，其中与所述相同的字线不同的至少一条字线包括与所述相同的字线相邻的至少一条相邻字线。

7.根据权利要求1所述的三维存储器装置(100)，包括：多个存储块(110)，每个存储块包括多个存储器单元串的子集，其中对于每个存储块，所述参考存储器单元串包括所述存储块的初始存储器单元串或所述存储块中首先被编程的存储器单元串。

8.根据权利要求1所述的三维存储器装置(100)，其中所述控制电路(135)针对所述参考存储器单元串的至少一个另外选择的存储器单元中的每一个重复步骤(i)、(ii)、(iii)和(iv)。

9.根据权利要求1所述的三维存储器装置(100)，其中所述存储器单元(tk)中的每一个为单层存储器单元或多层存储器单元。

10.一种电子系统(400)，包括至少一个如权利要求1所述的三维存储器装置(100)。

11.一种操作三维存储器装置(100)的方法(300)，其中所述三维存储器装置包括：多个存储器单元串(115n，1)，每个存储器单元串包括彼此堆叠在衬底上的多个存储器单元(tk)，每个存储器单元与所述衬底相距相应垂直距离；以及多条字线(wlk)，每条字线与所述多个存储器单元串的、与所述衬底相距相同的垂直距离的相应存储器单元相关联，所述方法包括：

技术总结本申请公开了一种三维存储器装置。三维存储器装置包括：多个存储器单元串，每个存储器单元串包括多个存储器单元；多条字线，每一条字线与多个存储器单元串的、与衬底相距相同的垂直距离的相应存储器单元相关联；以及控制电路。控制电路被配置为将增量式步进编程脉冲序列施加到所选择的存储器单元，并在施加第一编程脉冲之后执行编程验证操作。控制电路进一步被配置为基于指示所选择的存储器单元已被编程的第二编程脉冲来确定更新后的第一编程脉冲，并且从更新后的第一编程脉冲开始针对每个后续选择的存储器单元执行编程验证操作。技术研发人员：阿梅迪奥·扬托诺受保护的技术使用者：爱思开海力士有限公司技术研发日：技术公布日：2024/1/15