一种电流域8TSRAM单元及动态自适应量化的存算电路

本发明属于集成电路，具体涉及一种电流域8tsram单元、一种动态自适应量化的存算电路、一种cim电路及其芯片。

背景技术：

1、在传统冯诺依曼计算机架构中，cpu需要从主存储器中读取数据，进行计算，然后再将结果写回主存储器。这种计算方式在面对大量数据和复杂计算时会受到限制，造成了计算时间和能耗的浪费。苏子和人工智能应用的飞速发展，计算机设备在处理各项任务时对计算能力的需求也在与日俱增。冯诺依曼架构中的数据读写过程已经成了制约计算机数据处理能力的一个瓶颈。

2、存内计算(computing in memory)是一种将运算与存储器结合的新型技术，能够弥补存储器带宽和处理器速度之间的差距，消除数据读写过程对计算机运算性能造成的瓶颈。同时，以静态随机存储器(static random-access memory，sram)为基础实现的存内计算可以利用内存并行处理的优势，加速大规模数据处理和机器学习等计算任务，该技术已经成为了高性能计算、机器学习、大数据分析等领域的重要研究方向之一。

3、目前大量的存内计算架构将各类运算在模拟域中实现，因为模拟域能够提供较高的计算效能、与存储电路具有更高的适配性等。其中电压信号作为模拟域存内计算中的主流计算、量化信号，在计算过程中同时会引入各类非理想因素，对于存内计算的效能和准确度造成难以控制的影响。因此，如何在模拟域实现更高效能、更高计算准确度的以及更低功耗的存内计算在近年来成为了科研界和产业界的关键课题。

技术实现思路

1、为了解决现有技术中电流域的存内运算电路方案较少，电路的性能和能耗等指标难以满足需求的问题，本发明提供一种电流域8tsram单元、一种动态自适应量化的存算电路、cim电路及其芯片。

2、本发明采用以下技术方案实现：

3、一种电流域8tsram单元，其具有数据读写保持功能和乘法运算功能；其由2个pmos管p1～p2，6个nmos管n1～n6构成。其中，p1、p2、n1～n4构成经典的具有两个存储节点q和qb的6t存储单元。n5的栅极和漏极与n6的源极相连；n5的源极接信号线nin；n6的栅极接存储节点q；n6的漏极接计算位线cbl。

4、该6t存储单元用于实现数据读写保持功能；n5和n6构成乘法运算部分，存储节点q的值作为乘法运算的其中一个操作数，输入信号线nin的输入的反相值in作为另一个操作数；cbl与乘法运算部分的电流导通状态作为乘法运算的结果。作为本发明进一步的改进，执行乘法运算时，6t存储单元处于数据保持状态，当计算位线上的电流经n5和n6接地，则表示乘法运算结果为1；当计算位线上的电流未能经n5和n6接地，则表示乘法运算结果为0。

5、作为本发明进一步的改进，电流域8tsram单元实现乘法运算的操作逻辑如下：

6、首先，向存储节点q中预存第一操作数。

7、然后，在数据保持状态下，通过输入信号信息输入第二操作数的反相值。

8、最后，向计算位线cbl注入定值的采样电流，此时满足：

9、(1)当q＝0时，无论nin＝0或nin＝1，晶体管n6均保持截止，cbl上的采样电流无法通过晶体管n5和n6接地；乘法运算结果为0，即：0×1＝0，0×0＝0。

10、(2)当q＝1时，若nin＝1，晶体管n6导通，晶体管n5处于截止状态，cbl上的采样电流同样无法通过晶体管n5和n6接地，乘法运算结果为0，即1×0＝0。

11、(3)当q＝1时，若nin＝0，晶体管n6导通，晶体管n5呈二极管连接型mos状态，cbl上的采样电流通过n5、n6接地，即1×1＝1。

12、作为本发明进一步的改进，6t存储单元的电路连接关系如下：p1和n1构成一个反相器，p2和n2构成另一个反相器；二者反相交叉耦合形成存储节点q和qb；存储节点q通过传输管n1接到位线bl上，存储节点qb通过传输管n2接到位线blb上，n1和n2的栅极接字线wl，p1和p2的源极接vdd，n3和n4的源极接vss。

13、本发明还包括一种动态自适应量化的存算电路，其包括计算列、反相阵列、采样电流生成电路、计算电流导出电路、参考电流生成电路，以及量化输出电路。

14、计算列由n个如前述的电流域8tsram单元按列排布而成；每个8tsram单元均连接在一条独立的字线wl和一条独立的输入信号线nin上；所有8tsram单元均连接在同一组读写位线bl、blb和计算位线cbl上。

15、反相阵列由n个反相器生成，其用于根据输入信号in1-inn生成对应的反相输入信号nin1-ninn，反相输入信号输入到计算列中各个8tsram单元的输入信号线nin中；

16、采样电流生成电路，其输入端接反相阵列的输入，输出端接计算列中的计算位线cbl；采样电流用于根据输入信号in1-inn中高电平信号的数据量m生成一个电流值为m*ima的输出信号，并注入到计算位线cbl上。其中，ima为单位电流，m≤n。

17、计算电流导出电路用于仿真任意一个8tsram单元在乘积为1时的状态；计算电流导出电路的一端接在计算位线cbl上，另一端用于输出乘积为1的8tsram单元对计算位线电流icbl的分流值，即计算电流。

18、参考电流生成电路，其用于复制采样电流生成电路的输出，并生成从ima到m*ima的m个等差分布的不同等级的阶梯电流，将其作为参考电流。

19、量化输出电路，其输入端分别接计算电流导出电路和参考电流生成电路的输出；量化输出电路用于将计算电流分别与各个阶梯电流比较，并得到造成比较结果翻转的阶梯电流的大小，然后根据造成翻转的阶梯电流的倍率得出乘累加运算的结果。

20、作为本发明进一步的改进，计算电流导出电路包括一个运放op，两个nmos管n7和n8。电路连接关系为：op的同相输入端和n7的栅极接计算位线cbl；n7的源极接vss，n7的漏极和n8的源极接op的反相输入端；n8的栅极接op的输出端，n8漏极作为计算电流的输出端口。

21、作为本发明进一步的改进，采样电流生成电路采用由n个具有独立开关控制的单位电流镜组成的阵列；每个单位电流镜分别由输入信号in1-inn的其中一个信号单独控制；所有处于开启状态的电流镜的输出共同注入到计算位线cbl上构成采样电流。

22、作为本发明进一步的改进，参考电流生成电路由电流复制电路以及冗余列构成；冗余列由n个ref_cell单元构成。电流复制电路用于复制采样电流生成电路注入到cbl上的采样电流；ref_cell单元由两个nmos管构成，并采用如前述的电流域8tsram单元中的n5和n6的电路连接方式；冗余列中的各个ref_cell单元用于对电流复制电路复制的采样电流进行分流，并形成不同等级的参考电流。

23、本发明还包括一种cim电路，其具有数据读写保持功能、乘法运算功能和乘累加运算功能。该型cim电路包括：存算阵列、字线组、位线组、输入信号线组、字线驱动器、地址译码器、预充电路、时序控制模块、模式切换电路、读写控制电路、输入反相电路、采样电流生成模块、计算电流导出阵列、参考电流生成电路，以及量化输出电路。

24、存算阵列由n2个如前述的电流域8tsram单元按照n行n列的阵列方式排布而成。字线组包括n条字线wl；存算阵列中同行的各个8tsram单元均连接在同一条字线wl上。

25、位线组包括n条读写位线bl、blb，以及n条计算位线cbl。存算阵列中同列的所有8tsram单元均连接在相同的位线bl、blb和cbl上。

26、输入信号线组包括n条反相输入信号线nin；存算阵列中同行的所有8tsram单元均连接在一条输入信号线nin。字线驱动器用于控制各条字线wl的开启。地址译码器与字线驱动器连接，地址译码器用于将地址信号译码后传入到所述字线驱动器。

27、预充电路，其用于对位线bl、blb进行预充操作。时序控制模块用于生成执行数据存储任务或执行乘法运算和乘累加运算过程中所需的各个时钟信号。模式切换电路用于切换cim电路的工作模式，cim电路的工作模式包括数据存储模式和逻辑运算模式。读写控制电路，其用于对cim电路执行数据读写操作的过程进行控制。

28、输入反相电路，其与反相输入信号线nin连接，用于在逻辑运算阶段根据输入信号in1-inn生成对应的反相输入信号nin1-ninn。

29、采样电流生成电路的输入端接输入信号in1-inn，输出端接存算阵列中的计算位线cbl；采样电流生成电路用于根据输入信号in1-inn中高电平信号的数据量m生成一个电流值为m*ima的输出信号，并注入到计算位线cbl上。其中，ima为单位电流，m≤n。

30、计算电流导出阵列，其由n个计算电流导出电路按行排列而成；每个计算电流导出电路与存算阵列中一列连接，并包括一个运放op，两个nmos管n7和n8。电路连接关系为：op的同相输入端和n7的栅极接计算位线cbl。n7的源极接vss，n7的漏极和n8的源极接op的反相输入端；n8的栅极接op的输出端，n8漏极作为计算电流的输出端口。计算电流导出阵列用于输出乘累加运算过程的计算电流。

31、参考电流生成电路用于复制采样电流生成电路的输出，并生成从ima到m*ima的m个等差分布的不同等级的阶梯电流，将其作为参考电流。

32、量化输出电路包括数据读部分和运算输出部分，数据读部分用于输出各存储节点的存储数据，运算输出部分用于根据计算电流生成乘法运算的结果；或根据参考电流和计算电流，输出乘累加运算的结果。

33、本发明还包括一种cim芯片，其由如前述的cim电路封装而成。

34、本发明提供的技术方案，具有如下有益效果：

35、本发明在经典的6t-sram电路的基础上，利用两个nmos管和计算位线设计出了一种既可以保留原电路完整的数据存储功能，又可以执行乘法逻辑运算的8tsram单元。这种新的电路结构基于电流域采样，可以实现高可靠性的数据存储和逻辑运算。

36、本发明还以新设计的8tsram单元为基本单元，设计出了一种动态自适应量化的存算电路，该电路可以根据运算结果自适应地输出不同大小的采样电流和参考电流，进而使得电路中产生的表征运算结果的计算电流在一个较小的范围内波动，进而既可以降低逻辑预算阶段的器件功耗，又可以保证量化出的运算结果的精度。进一步地，利用本发明的动态自适应量化的存算电路的原理设计的存内计算电路通过数据输入到模数信号量化的联动，在规避了部分非理想效应的基础上，实现了高能效的存内计算。