反熔丝电路及反熔丝单元烧写状态实时验证方法与流程

本发明涉及集成电路领域，尤其涉及一种反熔丝电路及反熔丝单元烧写状态实时验证方法。

背景技术：

1、在半导体工业中，熔丝元件由于具有多种用途而被广泛使用在集成电路中。例如，在集成电路中设计多个具有相同功能的电路模块作为备份，当发现其中一个电路模块失效时，通过熔丝元件将电路模块和集成电路中的其它功能电路烧断，而使用具有相同功能的另一个电路模块取代失效的电路模块。

2、随着半导体技术的不断发展，反熔丝(anti-fuse)技术已经吸引了很多发明者和制造商的关注。反熔丝元件通过从绝缘状态变为导电状态来存储信息。通过施加高压导致的介质击穿来执行向反熔丝元件写入信息。反熔丝存储单元在编程前呈电容特性，无导通沟道形成；当发生编程击穿后，在单元两端会形成导通沟道，可以通过电流，导通电流的大小与编程效果相关。

3、然而，现有的反熔丝电路无法实现反熔丝单元的实时验证，无法满足需求。

技术实现思路

1、本公开实施例所要解决的技术问题是，提供一种反熔丝电路及反熔丝单元烧写状态实时验证方法，其能够对反熔丝单元的烧写状态进行实时验证。

2、为了解决上述问题，本公开实施例提供了一种反熔丝电路，其包括：反熔丝单元；烧写电路，用于根据烧写信号对所述反熔丝单元进行烧写；验证单元，包括第一输入端、第二输入端及第一输出端，所述反熔丝单元的烧写信号作为所述第一输入端的输入信号，所述反熔丝单元存储的数据信号作为所述第二输入端的输入信号，所述验证单元能够根据所述第一输入端及第二输入端的输入信号对所述反熔丝的烧写状态进行验证，所述第一输出端用于输出验证信号。

3、在一实施例中，所述验证单元包括逻辑门电路，所述逻辑门电路用于对所述烧写信号和所述数据信号进行同或逻辑运算或异或逻辑运算并将运算结果作为所述验证信号输出。

4、在一实施例中，所述逻辑门电路包括：第一晶体管，所述第一晶体管的第一极与所述第二输入端电连接，所述第一晶体管的第二极与第一节点电连接，所述第一晶体管的栅极与所述第一输入端电连接；第二晶体管，所述第二晶体管的第一极与所述第一输入端电连接，所述第二晶体管的第二极与所述第一节点电连接，所述第二晶体管的栅极与所述第二输入端电连接，所述第一节点与所述第一输出端电连接；充电单元，所述充电单元用于向所述第一输出端提供弱1的逻辑状态值。

5、在一实施例中，所述第一晶体管与所述第二晶体管为同类型晶体管。

6、在一实施例中，所述第一晶体管与所述第二晶体管均为nmos晶体管或者pnos晶体管。

7、在一实施例中，所述充电单元包括第三晶体管且所述第三晶体管为pmos晶体管，所述第三晶体管的栅极接地，所述第三晶体管的第一极连接电源电压，所述第三晶体管的第二极连接所述第一输出端。

8、在一实施例中，所述逻辑门电路还包括连接于所述第一节点和所述第一输出端之间的开关单元，所述开关单元用于响应验证使能信号导通或关闭。

9、在一实施例中，所述开关单元包括第四晶体管，所述第四晶体管的第一极与所述第一节点电连接，所述第四晶体管的第二极与所述第一输出端电连接，所述第四晶体管的栅极接收所述验证使能信号。

10、在一实施例中，所述第四晶体管为nmos晶体管。

11、在一实施例中，还包括读取单元，所述读取单元用于读取反熔丝单元的数据信号。

12、在一实施例中，还包括读开关单元，所述读开关单元用于根据读使能信号控制所述反熔丝单元和所述读取单元电连接。

13、在一实施例中，所述反熔丝单元包括第一端及第二端，所述反熔丝单元的第一端接地，所述反熔丝单元的第二端通过所述读开关单元与所述读取单元的输入端和所述验证单元的第二输入端连接至第二节点。

14、在一实施例中，所述读取单元包括：预充电单元，用于根据预充电控制信号向所述第二节点进行预充电；锁存器，所述锁存器的输入端与所述第二节点电连接，所述锁存器的输出端作为所述读取单元的输出端。

15、在一实施例中，所述预充电单元包括第五晶体管，所述第五晶体管的第一极与电源电压电连接，所述第五晶体管的第二极与所述第二节点电连接，所述第五晶体管的栅极接收所述预充电控制信号。

16、本公开实施例还提供一种反熔丝单元烧写状态实时验证方法，采用上述的反熔丝电路，所述方法包括：输入烧写信号，根据所述烧写信号对所述反熔丝单元进行烧写；读取所述反熔丝单元存储的数据信号；根据所述数据信号和所述烧写信号验证所述反熔丝单元是否烧写正确。

17、在一实施例中，根据所述数据信号和所述烧写信号验证所述反熔丝单元是否烧写正确包括：若所述反熔丝单元的烧写信号与所述反熔丝单元的数据信号一致，则所述反熔丝单元烧写正确，若所述反熔丝单元的烧写信号与所述反熔丝单元的数据信号不一致，则所述反熔丝单元烧写错误。

18、本公开实施例提供的反熔丝电路在反熔丝单元完成击穿烧写进入验证(verify)模式时，所述验证单元能够利用所述第一输入端输入的烧写信号及第二输入端输入的反熔丝单元的数据信号实时验证所述反熔丝单元烧写状态，从而不需要将反熔丝单元的数据信号读出到测试机台再对反熔丝单元的烧写状态进行验证，节约时间，并且验证准确率高。

技术特征：

1.一种反熔丝电路，其特征在于，包括：

2.根据权利要求1所述的反熔丝电路，其特征在于，所述验证单元包括逻辑门电路，所述逻辑门电路用于对所述烧写信号和所述数据信号进行同或逻辑运算或异或逻辑运算并将运算结果作为所述验证信号输出。

3.根据权利要求2所述的反熔丝电路，其特征在于，所述逻辑门电路包括：

4.根据权利要求3所述的反熔丝电路，其特征在于，所述第一晶体管与所述第二晶体管为同类型晶体管。

5.根据权利要求4所述的反熔丝电路，其特征在于，所述第一晶体管与所述第二晶体管均为nmos晶体管或者pnos晶体管。

6.根据权利要求3所述的反熔丝电路，其特征在于，所述充电单元包括第三晶体管且所述第三晶体管为pmos晶体管，所述第三晶体管的栅极接地，所述第三晶体管的第一极连接电源电压，所述第三晶体管的第二极连接所述第一输出端。

7.根据权利要求3所述的反熔丝电路，其特征在于，所述逻辑门电路还包括连接于所述第一节点和所述第一输出端之间的开关单元，所述开关单元用于响应验证使能信号导通或关闭。

8.根据权利要求7所述的反熔丝电路，其特征在于，所述开关单元包括第四晶体管，所述第四晶体管的第一极与所述第一节点电连接，所述第四晶体管的第二极与所述第一输出端电连接，所述第四晶体管的栅极接收所述验证使能信号。

9.根据权利要求8所述的反熔丝电路，其特征在于，所述第四晶体管为nmos晶体管。

10.根据权利要求1所述的反熔丝电路，其特征在于，还包括读取单元，所述读取单元用于读取反熔丝单元的数据信号。

11.根据权利要求10所述的反熔丝电路，其特征在于，还包括读开关单元，所述读开关单元用于根据读使能信号控制所述反熔丝单元和所述读取单元的输入端电连接。

12.根据权利要求11所述的反熔丝电路，其特征在于，所述反熔丝单元包括第一端及第二端，所述反熔丝单元的第一端接地，所述反熔丝单元的第二端通过所述读开关单元与所述读取单元的输入端和所述验证单元的第二输入端连接至第二节点。

13.根据权利要求12所述的反熔丝电路，其特征在于，所述读取单元包括：

14.根据权利要求13所述的反熔丝电路，其特征在于，所述预充电单元包括第五晶体管，所述第五晶体管的第一极与电源电压电连接，所述第五晶体管的第二极与所述第二节点电连接，所述第五晶体管的栅极接收所述预充电控制信号。

15.一种反熔丝单元烧写状态实时验证方法，采用权利要求1～14任意一项所述的反熔丝电路，其特征在于，所述方法包括：

16.根据权利要求15所述的反熔丝单元烧写状态实时验证方法，其特征在于，根据所述数据信号和所述烧写信号验证所述反熔丝单元是否烧写正确包括：若所述反熔丝单元的烧写信号与所述反熔丝单元的数据信号一致，则所述反熔丝单元烧写正确，若所述反熔丝单元的烧写信号与所述反熔丝单元的数据信号不一致，则所述反熔丝单元烧写错误。

技术总结本公开实施例提供一种反熔丝电路，其包括：反熔丝单元；烧写电路，用于根据烧写信号对所述反熔丝单元进行烧写；验证单元，包括第一输入端、第二输入端及第一输出端，所述反熔丝单元的烧写信号作为所述第一输入端的输入信号，所述反熔丝单元存储的数据信号作为所述第二输入端的输入信号，所述验证单元能够根据所述第一输入端及第二输入端的输入信号对所述反熔丝的烧写状态进行验证，所述第一输出端用于输出验证信号。本公开实施例提供的反熔丝电路不需要将反熔丝单元的数据信号读出到测试机台再对反熔丝单元的烧写状态进行验证，节约时间，并且验证准确率高。技术研发人员：张家瑞受保护的技术使用者：长鑫存储技术有限公司技术研发日：技术公布日：2024/1/16