一种半导体结构的制作方法

本发明涉及微电子，特别涉及一种半导体结构。

背景技术：

1、闪存是一种广泛使用的非易失性计算机存储技术，通常采用浮栅或者电荷捕获结构在场效应晶体管中存储电荷，构成存储单元。nor型闪存具有完全随机存取功能，可用于进行数据存储或执行程序代码存储。

2、现有技术下的nor型闪存，是将其存储区域以及其外围驱动电路制作在同一片晶圆上，但是，这种平面结构的nor型闪存生产周期长，器件占用的面积较大，集成度较低。

技术实现思路

1、本技术提供了一种半导体结构，有效地解决了因平面结构的nor型闪存尺寸较大的问题，减小了器件面积，提高了集成度。

2、为了解决上述问题，本发明提供了一种半导体结构，包括：存储阵列单元，包括衬底、位于衬底上的存储阵列、以及位于存储阵列周边的第一键合区；外围驱动电路单元，位于存储阵列单元的上方，包括位于外围驱动电路单元中部的外围驱动电路，以及位于外围驱动电路周边的第二键合区；存储阵列单元和外围驱动电路单元设置在不同的晶圆上，利用晶圆键合技术将存储阵列单元的第一键合区与外围驱动电路单元中相对应的第二键合区相键合；第二键合区用于连接外围驱动电路，并与第一键合区对应键合连接，实现外围驱动电路与存储阵列的连接。

3、在这样的半导体结构中，在形成存储阵列的存储阵列单元中不再设置外围驱动电路，在设置外围驱动电路的外围驱动电路单元中也不再设置存储阵列，利用晶圆键合技术将存储阵列单元中的第一键合区与外围驱动电路单元中相对应的第二键合区相键合，使得该半导体结构在垂直方向上呈三维结构，减小了其尺寸。

4、可选地，第一键合区包括第一位线键合区，用于存储阵列中位线的引出；第一位线键合区位于存储阵列周边的至少一侧，且与存储阵列中的位线的延伸方向垂直；第一位线键合区用于与对应的外围驱动电路单元的第二键合区中的第二位线键合区相键合。

5、可选地，第一键合区包括第一字线键合区，用于存储阵列中字线的引出；第一字线键合区位于存储阵列周边的至少一侧，且与存储阵列中的字线的延伸方向垂直；第一字线键合区用于与对应的外围驱动电路单元的第二键合区中的第二字线键合区相键合。

6、可选地，第一键合区包括第一源极线键合区，用于存储阵列中源极线的引出；第一源极线键合区位于存储阵列周边的至少一侧，且与存储阵列中的源极线的延伸方向垂直；第一源极线键合区用于与对应的外围驱动电路单元的第二键合区中的第二源极线键合区相键合。

7、可选地，第一键合区包括第一衬底引出键合区，用于存储阵列中衬底的引出；第一衬底引出键合区位于存储阵列周围其中任一角隅处；第一衬底引出键合区用于与对应的外围驱动电路单元的第二键合区中的第二衬底引出键合区相键合。

8、可选地，衬底包括p型掺杂阱及设置于其外围的n型掺杂阱，第一衬底引出键合区包括多个第一衬底键合单元，第一衬底键合单元将p型掺杂阱以及n型掺杂阱引出。

9、可选地，第一键合区包括第一位线键合区，用于存储阵列中位线的引出，第一位线键合区位于存储阵列周边的至少一侧；每个位线藉由位线引出线与第一位线键合区中的第一位线键合单元连接，第一位线键合单元交错设置。

10、可选地，第一键合区包括第一位线键合区，用于存储阵列中位线的引出；存储阵列的相对两侧分别设置有第一位线键合区，相邻的位线分别与位于存储阵列相对两侧的第一位线键合区中的第一位线键合单元连接。

11、可选地，第一键合区包括第一字线键合区，用于存储阵列中字线的引出，第一字线键合区位于存储阵列周边的至少一侧；每个字线藉由字线引出线与第一字线键合区中的第一字线键合单元连接，第一字线键合单元交错设置。

12、可选地，第一键合区包括第一字线键合区，用于存储阵列中字线的引出；存储阵列的相对两侧分别设置有第一字线键合区，相邻的字线分别与位于存储阵列相对两侧的第一字线键合区中的第一字线键合单元连接。

13、可选地，第一键合区包括第一源极线键合区，用于存储阵列中源极线的引出；存储阵列的相对两侧分别设置有第一源极线键合区。

14、可选地，第一键合区包括第一衬底引出键合区、第一位线键合区、第一字线键合区以及第一源极线键合区；第一衬底引出键合区用于衬底的引出，第一位线键合区用于存储阵列中位线的引出，第一字线键合区用于存储阵列中字线的引出，第一源极线键合区用于存储阵列中源极线的引出；第一位线键合区、第一字线键合区或第一源极线键合区位于存储阵列周边至少其中一侧边；第二键合区包括第二衬底引出键合区、第二位线键合区、第二字线键合区以及第二源极线键合区；第二位线键合区、第二字线键合区或第二源极线键合区位于外围驱动电路周边至少其中一侧边；第二键合区的分布方式与第一键合区的分布方式一致，以使第二键合区和第一键合区对应键合连接。

15、可选地，外围驱动电路包括供电电路、字线译码器电路、位线译码器电路和源极线译码器电路。

16、可选地，存储阵列为nor型闪存架构。

17、本发明还提供了另外一种半导体结构，包括：存储阵列单元，包括衬底、位于衬底上的存储阵列、以及位于存储阵列周边的第一键合区；第一键合区包括第一位线键合区，用于存储阵列中位线的引出；第一位线键合区位于存储阵列周边的至少一侧，且与存储阵列中的位线的延伸方向垂直；第一位线键合区用于与对应的外围驱动电路单元的第二键合区中的第二位线键合区相键合，其中，存储阵列单元和外围驱动电路单元设置在不同的晶圆上，利用晶圆键合技术将存储阵列单元中第一键合区的第一位线键合区与外围驱动电路单元中第二键合区的第二位线键合区相键合。

18、在这样的半导体结构中，一方面，在形成存储阵列的存储阵列单元中不再设置外围驱动电路，在设置外围驱动电路的外围驱动电路单元中也不再设置存储阵列，利用晶圆键合技术将存储阵列单元中第一键合区的第一位线键合区与外围驱动电路单元中第二键合区的第二位线键合区相键合，使得该半导体结构在垂直方向上呈三维结构，减小了其尺寸。

19、另一方面，第一位线键合区与位线的延伸方向垂直，通过设置与位线的延伸方向相平行的引出线即可将位线引出至第一位线键合区，有利于简化每一位线引出至第一位线键合区的引出路径，从而便捷的将存储阵列所包括的多个位线引出至第一位线键合区。

20、可选地，第一键合区还包括第一字线键合区，用于存储阵列中字线的引出；第一字线键合区位于存储阵列周边的至少一侧，且与存储阵列中的字线的延伸方向垂直；第一字线键合区用于与对应的外围驱动电路单元的第二键合区中的第二字线键合区相键合，利用晶圆键合技术将存储阵列单元中第一键合区的第一字线键合区与外围驱动电路单元中第二键合区的第二字线键合区相键合。

21、可选地，每个位线藉由位线引出线与第一位线键合区中的第一位线键合单元连接，第一位线键合单元交错设置。

22、可选地，存储阵列的相对两侧分别设置有第一位线键合区，相邻的位线分别与位于存储阵列相对两侧的第一位线键合区中的第一位线键合单元连接。

23、可选地，每个字线藉由字线引出线与第一字线键合区中的第一字线键合单元连接，第一字线键合单元交错设置。

24、可选地，存储阵列的相对两侧分别设置有第一字线键合区，相邻的字线分别与位于存储阵列相对两侧的第一字线键合区中的第一字线键合单元连接。