用于命令解码的设备及方法与流程

本公开涉及用于命令解码的设备及方法。

背景技术：

1、半导体存储器用于许多电子系统中以存储可在以后检索的数据。半导体存储器通常通过向所述存储器提供命令信号、地址信号及时钟信号来控制。例如，各种信号可由存储器控制器提供。命令信号可控制半导体存储器执行各种存储器操作，例如，从存储器检索数据的读取操作及将数据存储到存储器的写入操作。地址信号可指示由命令指示的操作应在存储器中执行的位置。时钟信号可用来控制命令及地址信号的时序并且控制命令执行的时序。例如，命令及/或写入数据可在时钟信号的上升及/或下降沿上由存储器锁存。读取数据可在时钟信号的上升及/或下降沿上由存储器输出。使用时钟信号来供给命令及数据的时序可有助于确保存储器的恰当操作及例如存储器控制器的外部装置对有效输出的接收。

2、随着时钟信号的频率增大以适应更快的存储器操作，贯穿存储器(例如在命令路径中)的传播延迟可能会限制存储器的操作速度。因此，期望用于减少传播延迟的技术。

技术实现思路

1、一方面，本公开提供一种设备，其包括：第一命令路径，其包括第一触发器，其中所述第一触发器包含耦合到第二锁存器的第一锁存器；及第二命令路径，其包括第二触发器，其中所述第二触发器包含耦合到第四锁存器的第三锁存器，其中所述第一锁存器经配置以将第一信号提供到所述第二锁存器及所述第二命令路径，且其中所述第三锁存器经配置以将第二信号提供到所述第四锁存器及所述第一命令路径。

2、另一方面，本公开提供进一步提供一种设备，其包括：第一命令路径，其经配置以接收第一命令时钟信号，所述第一命令路径包括：第一锁存器，其经配置以基于所述第一命令时钟信号的第一沿锁存第一信号；及第二锁存器，其经配置以基于所述第一命令时钟信号的第二沿锁存来自所述第一锁存器的第二信号，其中所述第一锁存器经配置以将所述第二信号提供到第二命令路径。

3、另一方面，本公开提供进一步提供一种设备，其包括：第一命令路径，其包含第一触发器，所述第一触发器包括第一锁存器及耦合到所述第一锁存器的输出节点的第二锁存器；第二命令路径，其包含第二触发器，所述第二触发器包括第三锁存器及耦合到所述第三锁存器的输出节点的第四锁存器；输出电路，所述第一命令路径及所述第二命令路径并联耦合到所述输出电路，所述输出电路经配置以输出由所述第一命令路径及所述第二命令路径中的至少一者传送的信号；及交叉耦合路径，其经配置以在第一操作模式中将所述第一锁存器的所述输出节点处的第一信号传送到所述第二命令路径且将所述第三锁存器的所述输出节点处的第二信号传送到所述第一命令路径。

技术特征：

1.一种设备，其包括：

2.根据权利要求1所述的设备，其中所述第二锁存器经配置以将第三信号提供到所述第二命令路径且所述第四锁存器经配置以将第四信号提供到所述第一命令路径。

3.根据权利要求2所述的设备，其进一步包括：

4.根据权利要求3所述的设备，其中所述第一逻辑电路及所述第二逻辑电路中的至少一者包括or逻辑电路。

5.根据权利要求1所述的设备，其中所述第二锁存器经配置以将第三信号提供到所述第一命令路径的第一多路复用器且所述第四锁存器经配置以将第四信号提供到所述第二命令路径的第二多路复用器。

6.根据权利要求5所述的设备，其中所述第一多路复用器进一步接收所述第二信号且所述第二多路复用器进一步接收所述第一信号。

7.根据权利要求6所述的设备，其中所述第一多路复用器及所述第二多路复用器接收指示存储器的操作模式的控制信号，其中当所述控制信号处于第一状态时所述第一多路复用器提供所述第二信号且所述第二多路复用器提供所述第一信号，而当所述控制信号处于第二状态时所述第一多路复用器提供所述第三信号且所述第二多路复用器提供所述第四信号。

8.根据权利要求7所述的设备，其进一步包括模式寄存器，所述模式寄存器经配置以提供所述控制信号。

9.一种设备，其包括：

10.根据权利要求9所述的设备，其中所述第二命令路径经配置以接收第二命令时钟信号，且所述第二命令路径包括：

11.根据权利要求10所述的设备，其中所述第一命令时钟信号及所述第二命令时钟信号是互补的。

12.根据权利要求10所述的设备，其中所述第一命令路径包括经配置以提供所述第一信号的第一解码器且所述第二命令路径包括经配置以提供所述第三信号的第二解码器。

13.根据权利要求10所述的设备，其中所述第一解码器至少部分基于第一命令信号及第一芯片选择信号而提供所述第一信号，且所述第二解码器至少部分基于第二命令信号及第二芯片选择信号而提供所述第三信号。

14.根据权利要求10所述的设备，其中所述第一命令路径及所述第二命令路径经配置以接收控制信号，

15.根据权利要求10所述的设备，其进一步包括逻辑电路，所述逻辑电路经配置以接收来自所述第一命令路径的第一命令信号及来自所述第二命令路径的第二命令信号且至少部分基于所述第一命令信号及所述第二命令信号而提供第三命令信号。

16.根据权利要求9所述的设备，其中所述第一沿是所述第一命令时钟信号的上升沿且所述第二沿是所述第一命令时钟信号的下降沿，或所述第一沿是所述第一命令时钟信号的所述下降沿且所述第二沿是所述第一命令时钟信号的所述上升沿。

17.根据权利要求9所述的设备，其进一步包括反相器，所述反相器经配置以接收所述第一命令时钟信号且将经反相第一命令时钟信号提供到所述第二锁存器。

18.一种设备，其包括：

19.根据权利要求18所述的设备，其中所述交叉耦合路径经配置以在第二操作模式中保持所述第一信号在所述第一命令路径中驱动且保持所述第二信号在所述第二命令路径中驱动。

20.根据权利要求18所述的设备，其中所述第一命令路径经配置以接收响应于时钟信号的偶数时钟循环而捕获的命令信号且其中所述第二命令路径经配置以接收响应于所述时钟信号的奇数时钟循环而捕获的命令信号。

21.根据权利要求20所述的设备，其中所述第一触发器经配置以接收基于所述时钟信号产生的第一命令时钟信号，其中所述第二触发器经配置以接收基于所述时钟信号产生的第二命令时钟信号且其中所述第一命令时钟信号与所述第二命令时钟信号的相位彼此偏移。

技术总结本公开涉及用于命令解码的设备及方法。在一些实例中，命令解码器可具有多个命令路径。在一些实例中，来自一个命令路径的命令信号可从位于例如触发器的两个锁存器的所述命令解码器的两个锁存器之间的节点提供到另一命令路径。在一些实例中，所述命令解码器可包含用于不同命令模式的单独触发器。在一些实例中，所述单独触发器可为三态触发器。在一些实例中，所述命令解码器可包含替代逻辑电路，而不是多路复用器。技术研发人员：上村裕,小松与志也受保护的技术使用者：美光科技公司技术研发日：技术公布日：2024/1/16