用于输入缓冲器启用时钟同步的设备和方法与流程

本公开大体上涉及半导体装置，并且更具体地涉及半导体存储器装置。

背景技术：

1、特别地，本公开涉及易失性存储器，例如动态随机存取存储器(dram)。信息可作为物理信号(例如，电容性元件上的电荷)存储在存储器的个别存储器单元上。当存取时，存储器单元可耦合到数字线(或位线)，且数字线上的电压可基于存储在耦合的存储器单元中的信息而改变。

2、在存取操作期间，存储器可接收命令且激活输入缓冲器或输出缓冲器以经由存储器装置的输入/输出衬垫接收或发送数据。可能重要的是确保输入或输出缓冲器在数据正被发送或接收时保持活动，例如通过确保输入或输出缓冲器在命令被接收到之后的至少一段时间内保持活动。

技术实现思路

1、在一个方面，本公开提供一种设备，其包括：数据缓冲器启用逻辑，其被配置成响应于串联接收的第一命令和第二命令而串联提供第一中间数据缓冲器启用信号和第二中间数据缓冲器启用信号，并且在所述第一中间数据缓冲器启用信号与所述第二中间数据缓冲器启用信号之间的间隙小于预定时间段时输出组合的数据缓冲器启用信号。

2、在另一方面，本公开提供一种设备，其包括：命令移位器，其被配置成响应于命令而提供多个内部命令信号，所述多个内部命令信号具有各自被定义为时钟信号的一或多个循环数的相应延迟量；以及数据缓冲器启用逻辑，其被配置成至少部分地基于所述多个内部命令信号而提供数据缓冲器启用信号，其中所述数据缓冲器启用信号的上升沿和下降沿中的每一者同步到所述时钟信号。

3、在另一方面，本公开提供一种设备，其包括：第一移位器，其包括第一多个触发器，所述第一移位器被配置成接收命令并且与时钟信号同步地通过所述第一多个触发器传送所述命令；逻辑门，其被配置成基于所述命令是否在所述第一多个触发器中的任一者中而向初始数据缓冲器启用信号提供电平；以及第二移位器，其包括第二多个触发器，所述第二移位器被配置成从所述逻辑门接收所述初始数据缓冲器启用信号，并且与所述时钟信号同步地通过所述第二多个触发器传送所述数据缓冲器启用信号以产生数据缓冲器启用信号。

4、在另一方面，本公开提供一种方法，其包括：与时钟信号同步地通过命令移位器传送命令；基于所述命令穿过所述命令移位器的时间量而确定数据缓冲器启用信号的电平；以及与所述时钟信号同步地改变所述数据缓冲器启用信号的所述电平。

技术特征：

1.一种设备，其包括：

2.根据权利要求1所述的设备，其中所述预定时间段是基于时钟信号的周期。

3.根据权利要求1所述的设备，其中所述数据缓冲器启用逻辑包括：

4.根据权利要求3所述的设备，其中所述数据缓冲器启用逻辑进一步包括：

5.根据权利要求1所述的设备，其中所述第一命令和所述第二命令是写入命令。

6.根据权利要求1所述的设备，其中所述组合的数据缓冲器启用信号的上升沿和下降沿同步到时钟信号。

7.根据权利要求1所述的设备，其进一步包括被配置成响应于所述组合的数据缓冲器启用信号而激活的输入缓冲器。

8.一种设备，其包括：

9.根据权利要求8所述的设备，其中所述数据缓冲器启用逻辑包含：

10.根据权利要求9所述的设备，其中所述第二移位器包括串联耦合的多个锁存器，所述多个锁存器各自具有耦合到所述时钟信号的时钟端子，其中所述多个锁存器中的第一者具有耦合到所述初始数据缓冲器启用信号的输入，并且其中所述多个锁存器中的最后一者提供所述数据缓冲器启用信号。

11.根据权利要求9所述的设备，其中所述命令是写入命令。

12.根据权利要求9所述的设备，其进一步包括数据输入缓冲器，所述数据输入缓冲器被配置成在所述数据缓冲器启用信号处于所述活动电平时从数据端子接收数据。

13.根据权利要求9所述的设备，其中所述时钟信号是第一分频时钟信号，并且其中所述命令移位器包括第一多个锁存器和第二多个锁存器，其中所述第一多个锁存器被配置成提供被同步到所述第一分频时钟信号的第一多个内部命令信号，并且其中所述第二多个锁存器被配置成提供被同步到第二分频时钟信号的第二多个内部命令信号，并且其中所述数据缓冲器启用信号的所述上升沿和所述下降沿中的每一者同步到所述第一分频时钟信号或所述第二分频时钟信号。

14.根据权利要求13所述的设备，其中所述数据缓冲器启用逻辑被配置成在所述第一或所述第二多个内部命令信号中的任一者处于活动中时在活动电平下提供所述数据缓冲器启用信号。

15.一种设备，其包括：

16.根据权利要求15所述的设备，其进一步包括多个数据缓冲器，所述多个数据缓冲器被配置成在所述数据缓冲器启用信号处于活动电平时从数据端子接收数据。

17.根据权利要求15所述的设备，其中所述命令是写入命令。

18.根据权利要求15所述的设备，其中所述第一多个触发器中的每一者被配置成提供多个内部命令信号中的相应一者，并且其中所述逻辑门被配置成基于所述多个内部命令信号而向所述初始数据缓冲器启用信号提供电平。

19.根据权利要求15所述的设备，其中所述时钟信号是第一分频时钟信号，所述设备进一步包括分频电路，所述分频电路被配置成基于初始时钟信号而提供所述第一分频时钟信号和第二分频时钟信号。

20.根据权利要求19所述的设备，其进一步包括第三移位器，所述第三移位器包括第三多个触发器，所述第三移位器被配置成接收所述命令并且与所述第二分频时钟信号同步地通过所述第三多个触发器传送所述命令。

21.根据权利要求20所述的设备，其中所述逻辑门进一步被配置成基于所述命令是否在所述第一多个触发器或所述第二多个触发器中的任一者中而向所述初始数据缓冲器启用信号提供电平。

22.一种方法，其包括：

23.根据权利要求22所述的方法，其进一步包括接收写入命令作为当作写入操作的部分的所述命令。

24.根据权利要求22所述的方法，其进一步包括：

25.根据权利要求22所述的方法，其进一步包括：

26.根据权利要求25所述的方法，其进一步包括：

27.根据权利要求22所述的方法，其中所述命令移位器包含多个锁存器，所述多个锁存器各自被配置成提供多个内部命令信号中的相应一者，所述方法进一步包括基于所述多个内部命令信号而将所述数据缓冲器启用信号设置在活动电平。

28.根据权利要求22所述的方法，其进一步包括：

技术总结本公开涉及用于输入缓冲器启用时钟同步的设备和方法。命令移位器接收例如写入命令等命令。所述命令移位器与时钟信号同步地通过移位器的锁存器传送所述命令。数据缓冲器启用逻辑基于所述命令穿过所述命令移位器所花费的时间而向数据缓冲器启用信号提供电平。所述数据缓冲器启用逻辑使对所述数据缓冲器启用信号的所述电平的改变同步到所述时钟信号。技术研发人员：宫本尚幸受保护的技术使用者：美光科技公司技术研发日：技术公布日：2024/1/16