接口电路的发送器电路和接收器电路及其操作方法与流程

本发明涉及接口电路的发送器电路、接收器电路及其操作方法。

背景技术：

1、为了提高半导体存储器的集成度，正在研究将存储器管芯堆叠为三维堆叠结构的技术。具有三维堆叠结构的存储器的管芯可以通过使用称为硅通孔(tsv)的电连接来互连。存储器的管芯可以通过tsv发送和接收管芯间信号，或者可以连接到供电电压或地电压。然而，当使用tsv时，用于信号发送所需的功耗在整个功耗中的比率可能增加。因此，需要一种降低在数据信号输入和输出期间消耗的功率的方法。

技术实现思路

1、一些实施例可以提供一种接口电路的发送器电路和接收器电路及其操作方法，用于降低在数据信号输入和输出期间消耗的功率。

2、根据一些实施例，一种发送器电路包括时钟生成电路、脉冲生成电路、重叠多路复用电路和输出电路。时钟生成电路可以生成具有不同相位的多个时钟，并且脉冲生成电路可以基于多个时钟生成多个脉冲。重叠多路复用电路可以并行地接收多个输入信号，并基于多个时钟、多个输入信号和多个脉冲顺序地输出多个重叠信号。多个重叠信号中的每一个可以包括多个输入信号中的两个输入信号的位值。输出电路可以基于多个重叠信号来串行地输出多个输入信号的位值。

3、根据一些实施例，一种接收器电路包括多个比较器和分别连接到多个比较器的多个锁存器。多个比较器可以从发送器电路接收包括多个位的输入信号。多个比较器中的每一个可以基于具有不同相位的多个时钟中的对应时钟来判定多个位中的对应位的位值，并输出所判定的位值。多个比较器中的第一比较器可以基于多个时钟中的第一时钟和多个比较器中的第二比较器的输出来判定对应位的位值，并向多个比较器中的第三比较器传输所判定的位值。

4、根据一些实施例，可以提供一种接口电路的操作方法。该操作方法可以包括：并行地接收多个输入信号；基于具有不同相位的多个第一时钟根据多个输入信号顺序地生成多个重叠信号；以及基于多个重叠信号来串行地发送多个输入信号的位值。多个重叠信号中的每一个可以包括多个输入信号中的两个输入信号的位值。

技术特征：

1.一种发送器电路，包括：

2.根据权利要求1所述的发送器电路，其中，所述重叠多路复用电路包括分别对应于所述多个输入信号的多个延迟电路，

3.根据权利要求2所述的发送器电路，其中，所述重叠多路复用电路还包括多个第一逻辑电路和多个第二逻辑电路，

4.根据权利要求3所述的发送器电路，其中，所述多个延迟电路中的每一个包括触发器，

5.根据权利要求1所述的发送器电路，其中，所述输出电路包括多个输出驱动器，所述多个输出驱动器分别对应于所述多个重叠信号并共同连接到输出节点，

6.根据权利要求5所述的发送器电路，其中，所述重叠多路复用电路被配置为被供应电压比所述第一电源更高的第二电源。

7.根据权利要求5所述的发送器电路，其中，所述输出电路被配置为通过操作所述输出电路的两个输出驱动器来在所述输出节点上输出所述多个输入信号中的一个输入信号的位值。

8.根据权利要求1所述的发送器电路，还包括：

9.根据权利要求8所述的发送器电路，其中，所述多个输入信号还包括在所述第二输入信号之前的第三输入信号，以及

10.根据权利要求1所述的发送器电路，还包括：

11.根据权利要求10所述的发送器电路，其中，所述重叠多路复用电路包括多个延迟电路，所述多个延迟电路被配置为顺序地延迟所述多个输入信号，

12.一种接收器电路，包括：

13.根据权利要求12所述的接收器电路，其中，所述第一比较器还被配置为响应于所述第一时钟的有效沿，基于所述第二比较器的输出、所述输入信号和参考信号来判定所述对应位的位值。

14.根据权利要求13所述的接收器电路，其中，所述第一比较器还被配置为响应于所述第一时钟的有效沿和具有与所述第一时钟相反的相位的第二时钟的非有效沿，基于所述第二比较器的输出、所述输入信号和所述参考信号来判定所述对应位的位值。

15.根据权利要求13所述的接收器电路，其中，所述多个比较器中的每一个比较器的输出包括第一控制信号和第二控制信号，所述第二控制信号具有与所述第一控制信号不同的电平，以及

16.根据权利要求15所述的接收器电路，其中，所述第一比较器还被配置为：

17.根据权利要求15所述的接收器电路，其中，所述第一比较器包括：

18.根据权利要求17所述的接收器电路，其中，所述参考信号包括多个参考位，

19.一种接口电路的操作方法，包括：

20.根据权利要求19所述的操作方法，还包括：

技术总结一种接口电路的发送器电路，包括：时钟生成电路、脉冲生成电路、重叠多路复用电路和输出电路。时钟生成电路生成具有不同相位的多个时钟。脉冲生成电路基于多个时钟生成多个脉冲。重叠多路复用电路并行地接收多个输入信号，并基于多个时钟、多个输入信号和多个脉冲来顺序地输出多个重叠信号，并且每个重叠信号包括多个输入信号中的两个输入信号的位值。输出电路基于多个重叠信号来串行地连续输出多个输入信号的位值。技术研发人员：文炳模,金兑玲,郑盛旭,柳廷赫受保护的技术使用者：三星电子株式会社技术研发日：技术公布日：2024/1/16