用于存储系统接口电路的信号处理方法和装置与流程

本技术涉及一种信号处理技术，具体而言，涉及一种用于存储系统接口电路的信号处 理方法和装置。

背景技术：

1、在双倍速率(ddr)存储器系统中，由于其单端信号易受串扰影响、阻抗不匹配反射严重，所以无论是命令地址信号还是数据信号，它们的信号完整性已经成为限制速度的制约因素。随着对存储数据的性能要求越来越高，存储链路上的数据读写频率也越来越高。传输通道带宽受限导致高频率的数据通信将产生严重的码间串扰(isi)。为了解决这一问题，在ddr5标准中，用于存储模块的访问控制的缓冲接口电路，都具有多个引脚来耦接 外部控制器。这些缓冲接口电路在输入引脚处通常采用判决反馈均衡器(dfe)来改善信 号完整性。

2、然而，dfe的滤波系数依赖于系统初始化过程中的校准结果。目前的校准方式是通过 盲扫方式，以最终眼图的优劣作为评判标准来找到最优系数。这个校准过程需要存储器控 制器全程参与，极其耗时；而整个计算装置初始化过程需要校准大量的硬件，能够分配给 存储器系统的时间非常有限，因此，有限的系统初始化时间往往不能保证dfe可以被有效 校准。

3、有鉴于此，需要一种改进的缩短dfe校准时间的信号处理方法及机制。

技术实现思路

1、本技术的一个目的是提供一种用于存储系统接口电路的信号处理方法，用于快速且准 确地实现判决反馈均衡器的系数配置。

2、根据本技术的一方面，提供一种用于存储系统接口电路的信号处理方法。所述存储系 统接口电路包括至少一个信号引脚，其中每个信号引脚经由分别的信号接收链路接收发送 信号并在所述信号接收链路的接收端产生接收信号，所述方法包括：对所述接收信号进行 预处理，以得到输入信号；从所述输入信号中去除加权反馈信号以得到输出信号，其中所 述加权反馈信号是通过反馈路径中的有限长单位冲激响应fir滤波器提供的；基于预定基 准信号对所述输出信号进行判决以生成数字输出信号；经由所述fir滤波器的滤波系数矩 阵对所述数字输出信号进行加权，以得到加权反馈信号；将所述输出信号与参考信号进行 比较以产生误差信号；以及根据所述数字输出信号与所述误差信号之间的相关性来确定所 述fir滤波器的滤波系数矩阵的一组优化滤波系数以及所述参考信号，以最小化由所述信 号接收链路的传输特性引入所述接收信号中的码间串扰。

3、在本技术的一些实施例中，所述预处理包括以下至少一种：连续时间线性均衡处理、 增益处理或这两者的组合。

4、在本技术的一些实施例中，可选地，根据所述数字输出信号与所述误差信号之间的相 关性来确定所述参考信号包括：根据当前时刻所述数字输出信号与所述误差信号的取值符 号来确定是否需要更新所述参考信号；以及基于更新所述参考信号的指示以预定参考步长 更新所述参考信号。

5、在本技术的一些实施例中，以预定参考步长更新所述参考信号包括：基于所述数字输 出信号与所述误差信号以最小均方lms算法或者符号符号最小均方ss-lms算法来确定 所述参考信号。

6、在本技术的一些实施例中，以符号符号最小均方算法来确定所述参考信号包括以下式 更新所述参考信号：dlevn+1＝dlevn+udlev*sign(en)*sign(dn)，其中，dlevn+1为当前时刻更新后的参考信号，dlevn为当前时刻更新前的参考信号，udlev为所述预定参考步长，en为所述误差信号在当前时刻的取值，dn为所述数字输出信号在当前时刻的取值，以及sign为数学符号函数。

7、在本技术的一些实施例中，所述fir滤波器包括m级，其中m为正整数，根据所述 数字输出信号与所述误差信号之间的相关性来确定所述fir滤波器的滤波系数矩阵的一组优化滤波系数包括：根据当前时刻所述误差信号的取值符号与当前时刻之前k个时刻的所述数字输出信号的取值符号之间的相关性，确定当前时刻之前k个时刻的码间串扰的符号，并基于此确定是否更新所述fir滤波器中的第k级的滤波系数，其中k为小于或等于m的 正整数；以及基于更新所述第k级的滤波系数的指示以预定滤波步长更新所述第k级的滤 波系数。

8、在本技术的一些实施例中，以预定滤波步长更新所述第k级的滤波系数包括：基于所 述数字输出信号与所述误差信号以最小均方lms算法或者符号符号最小均方ss-lms算法来确定所述第k级的滤波系数。

9、在本技术的一些实施例中，以符号符号最小均方算法来确定所述第k级的滤波系数包 括以下式更新所述滤波系数：w[k]n+1＝w[k]n+udfe*sign(en)*sign(dn-k)，其中，w[k]n+1为当前时刻更新后的所述第k级的滤波系数，w[k]n为当前时刻更新前的所述第k级的滤 波系数，udfe为所述预定滤波步长，en为所述误差信号在当前时刻的取值，dn-k为所述数 字输出信号在前k个时刻的取值，以及sign为数学符号函数。

10、在本技术的一些实施例中，所述发送信号为随机生成的信号或伪随机序列。

11、在本技术的一些实施例中，所述存储系统接口电路被集成在存储器控制器的存储器接 口中。

12、在本技术的一些实施例中，所述存储系统接口电路被集成在存储模块的接口中。

13、在本技术的一些实施例中，所述方法被以预定时间间隔重复地执行，以重新确定所述 fir滤波器的滤波系数矩阵的一组优化滤波系数以及所述参考信号。由于dfe校准一次的 时间足够短，系统也可以每隔一段时间进行校准，以重新确定所述滤波器的滤波系数矩阵 的一组优化滤波系数，实时补偿温度或电压造成的dfe系数漂移。

14、根据本技术的另一方面，提供一种用于存储系统接口电路的信号处理装置，其特征在 于，所述存储系统接口电路包括具有至少一个信号引脚，其中每个信号引脚经由分别的信 号接收链路接收发送信号并在所述信号接收链路的接收端产生接收信号，所述信号处理装 置包括：预处理模块，其配置成对所述接收信号进行预处理，以得到输入信号；判决反馈 均衡器，所述判决反馈均衡器包括其中耦接有输出采样器的输出路径、以及其中耦接有有 限长单位冲激响应fir滤波器的反馈路径；所述判决反馈均衡器被配置成从所述输入信号 中去除加权反馈信号以得到输出信号，并且由所述输出采样器基于预定基准信号对所述输 出信号进行判决以生成数字输出信号；其中所述加权反馈信号是由所述fir滤波器的滤波 系数矩阵对所述数字输出信号进行加权得到的；误差采样器，其配置成将所述输出信号与 参考信号进行比较以产生误差信号；以及自适应处理模块，其配置成根据所述数字输出信 号与所述误差信号之间的相关性来确定所述fir滤波器的滤波系数矩阵的一组优化滤波系 数以及所述参考信号，以最小化由所述信号接收链路的传输特性引入所述接收信号中的码 间串扰。

15、以上为本技术的概述，可能有简化、概括和省略细节的情况，因此本领域的技术人员 应该认识到，该部分仅是示例说明性的，而不旨在以任何方式限定本技术范围。本概述部 分既非旨在确定所要求保护主题的关键特征或必要特征，也非旨在用作为确定所要求保护 主题的范围的辅助手段。