随机存取存储器以及用于管理随机存取存储器的对应方法与流程

本公开的实施例涉及随机存取存储器。本公开的实施例具体地涉及被设计用于可测试性的随机存取存储器，具体涉及单端口随机存取存储器和双端口随机存取存储器。

背景技术：

1、ram(随机存取存储器)存储器包括特别是由存储器阵列表示的模拟部分，并且还包括通常被专门设计用于优化器件面积影响的数字边界逻辑。该电路与利用scan(扫描)架构测试的器件的数字逻辑不同，需要特定的内置自检(bist)硬件控制器来确保质量。然而，当ram存储器很小时，总是存在最小化面积的争论，因为内置自检硬件控制器与嵌入式ram控制逻辑可能具有相对于ram矩阵不可忽略的面积开销(例如，在某些情况下，bist可能具有与ram尺寸类似的面积尺寸)。

2、已知的解决方案依赖于利用标准触发器来替换ram存储器矩阵并添加数字控制逻辑来获得与ram数据表中规定的相同的定时波形。

3、尽管因为触发器被集成在器件扫描链架构中，该解决方案确保了良好的测试覆盖，但是面积损失非常严重，以至于利用这样的架构替换ram几乎总是不方便。

技术实现思路

1、在一个实施例中，随机存取存储器(ram)包括以行和列布置的存储元件阵列。存储元件的行对应于ram的相应存储器位置。行的存储元件具有公共门控时钟输入和相应数据输入，并且存储元件阵列的每个行包括多个d型锁存器。存储器包括地址输入，地址输入在操作中接收标识ram中的存储器位置的存储器地址。时钟门控电路装置具有与地址输入耦合的输入，并包括测试模式控制逻辑和多个时钟门控单元，测试模式控制逻辑在操作中基于测试模式信号和扫描使能信号生成测试模式使能信号，多个时钟门控单元在操作中基于在地址输入处接收的存储器地址和测试模式使能信号，生成用于存储元件阵列的行的相应的门控时钟信号。

2、在一个实施例中，系统包括处理电路装置和与处理电路装置耦合的随机存取存储器(ram)。ram包括以行和列布置的存储元件阵列。存储元件的行对应于ram的相应存储器位置。行的存储元件具有公共门控时钟输入和相应数据输入，并且存储元件阵列的每个行包括多个d型锁存器。存储器包括地址输入，地址输入在操作中接收标识ram中的存储器位置的存储器地址。时钟门控电路装置具有与地址输入耦合的输入，并包括测试模式控制逻辑和多个时钟门控单元，测试模式控制逻辑在操作中基于测试模式信号和扫描使能信号生成测试模式使能信号，多个时钟门控单元在操作中基于在地址输入处接收的存储器地址和测试模式使能信号，生成用于存储元件阵列的行的相应的门控时钟信号。

3、在一个实施例中，方法包括在随机存取存储器(ram)的地址输入上接收标识ram中的存储器位置的存储器地址。ram包括以行和列布置的存储元件阵列，其中存储元件的行对应于ram的相应存储器位置，行的存储元件具有公共门控时钟输入和相应数据输入，存储元件阵列的每个行包括多个d型锁存器。基于在地址输入处接收的存储器地址、测试模式信号和扫描是能信号，生成用于存储元件阵列的行的相应的门控时钟信号。存储器操作基于门控时钟信号，使用阵列的存储元件来执行。

4、在一个实施例中，随机存取存储器(ram)包括按行和列布置的存储元件阵列，其中存储元件的行对应于ram的相应存储器位置，行的存储元件具有公共门控时钟输入和相应数据输入，并且存储元件阵列的每个行包括多个d型锁存器。ram的地址输入在操作中接收标识ram中的存储器位置的存储器地址。时钟门控电路装置具有与地址输入耦合的输入，在操作中，基于在地址输入处接收的存储器地址，生成用于存储元件阵列的行的相应的门控时钟信号。存储元件阵列包括d型触发器列。

5、在一个实施例中，系统包括处理电路装置以及与处理电路装置耦合的随机存取存储器(ram)。ram包括以多个行和多个列布置的存储元件阵列。存储元件的行对应于ram的相应存储器位置。行中的存储元件具有公共门控时钟输入和相应数据输入，并且存储元件阵列的行包括多个d型锁存器。地址输入在操作中接收标识ram中的存储器位置的存储器地址。时钟门控电路装置具有与地址输入耦合的输入，在操作中，基于在地址输入处接收的存储器地址，生成用于存储元件阵列的行的相应的门控时钟信号。存储元件阵列包括d型触发器列。

6、在一个实施例中，方法包括在随机存取存储器(ram)的地址输入上接收标识ram中的存储器位置的存储器地址。ram包括按行和列布置的存储元件阵列，其中存储元件的行对应于ram的相应存储器位置，行中的存储元件具有公共门控时钟输入和相应数据输入，存储元件阵列的每个行包括多个d型锁存器，并且存储元件阵列包括d型触发器列。存储元件阵列的行的相应门控时钟信号基于在地址输入处接收的存储器地址，使用具有与地址输入耦合的输入的ram的时钟门控电路装置来生成。存储器操作基于门控时钟信号，使用阵列的存储元件来执行。

技术特征：

1.一种随机存取存储器ram，包括：

2.根据权利要求1所述的ram，包括数据选择器电路装置，所述数据选择器电路装置与所述阵列的所述存储元件的输出耦合，其中所述数据选择器电路装置在操作中基于所述存储元件的所述输出以及在所述存储器输入处接收的所述存储器地址，来生成所述ram的输出。

3.根据权利要求1所述的ram，其中所述存储元件的阵列包括d型触发器列。

4.根据权利要求3所述的ram，其中所述d型触发器列包括d型扫描就绪触发器列。

5.根据权利要求3所述的ram，包括数据选择器电路装置，所述数据选择器电路装置与所述阵列的所述d型锁存器的输出耦合，其中所述数据选择器电路装置在操作中基于所述d型锁存器的所述输出以及在所述存储器输入处接收的所述存储器地址，来生成所述ram的输出。

6.根据权利要求1所述的ram，其中所述时钟门控电路装置包括：

7.根据权利要求6所述的ram，其中所述时钟门控电路装置在操作中通过对所述存储元件的阵列的所有行进行时钟控制，来响应所述扫描使能信号。

8.根据权利要求7所述的ram，其中所述测试模式控制逻辑包括第一或门，所述第一或门在操作中接收所述扫描使能信号和测试模式信号，其中所述时钟门控电路装置在操作中通过对所述存储元件的阵列的所有行进行时钟控制，来响应测试模式信号。

9.根据权利要求8所述的ram，其中所述时钟门控单元中的每一个包括：

10.根据权利要求1所述的ram，包括：

11.根据权利要求10所述的ram，其中所述掩码电路包括掩码旁路复用器，所述掩码旁路复用器具有与所述数据输入耦合的第一输入、以及与所述掩码电路的所述第一复用器的输出耦合的第二输入，其中所述掩码旁路复用器在操作中基于掩码模式信号来选择输出。

12.根据权利要求10所述的ram，包括：

13.根据权利要求6所述的ram，包括：

14.根据权利要求13所述的ram，其中所述ram是双端口ram，所述双端口ram包括读取采样逻辑，所述读取采样逻辑在操作中利用读取时钟对读取信号进行采样，其中所述输出采样逻辑在操作中利用所述读取时钟对所述读取信号进行采样。

15.根据权利要求1所述的ram，包括与所述存储元件的阵列耦合的控制电路装置，其中所述控制电路装置包括与扫描路径耦合的d型触发器，并且在测试操作模式中，所述扫描路径接收测试图案。

16.根据权利要求15所述的ram，包括与所述扫描路径耦合的d型触发器列。

17.根据权利要求6所述的ram，其中在操作中，

18.一种系统，包括：

19.根据权利要求18所述的系统，其中所述ram包括数据选择器电路装置，所述数据选择器电路装置与所述阵列的所述存储元件的输出耦合，并且所述数据选择器电路装置在操作中基于所述存储元件的所述输出以及在所述存储器输入处接收的所述存储器地址，来生成所述ram的输出。

20.根据权利要求18所述的系统，其中所述存储元件的阵列包括d型触发器列。

21.根据权利要求20所述的系统，其中所述d型触发器列包括d型扫描就绪触发器列。

22.根据权利要求18所述的系统，其中所述时钟门控电路装置包括：

23.根据权利要求22所述的系统，其中所述时钟门控电路装置在操作中通过对所述存储元件的阵列的所有行进行时钟控制，来响应扫描使能信号。

24.根据权利要求18所述的系统，其中所述ram包括：

25.根据权利要求18所述的系统，其中所述ram是双端口ram。

26.根据权利要求18所述的系统，其中：

27.一种方法，包括：

28.根据权利要求27所述的方法，其中所述存储器操作是读取操作，并且执行所述读取操作包括基于所述存储元件的所述输出和在所述存储器输入处接收的所述存储器地址，来生成所述ram的输出。

29.根据权利要求27所述的方法，其中所述存储器阵列包括d型扫描就绪触发器列。

30.根据权利要求29所述的方法，其中执行所述存储器操作包括基于所述d型锁存器的所述输出以及在所述存储器输入处接收的所述存储器地址，来生成所述ram的输出。

31.根据权利要求27所述的方法，其中生成所述门控时钟信号包括对所接收的所述存储器地址执行独热解码。

32.根据权利要求27所述的方法，包括执行所述ram的测试扫描，执行所述测试扫描包括通过对所述存储元件的阵列的所有行进行时钟控制，来响应所述扫描使能信号。

33.根据权利要求27所述的方法，其中执行存储器操作包括将数据掩码。

34.根据权利要求27所述的方法，其中所述ram是双端口ram，并且所述方法包括使用所述ram来管理读取操作和写入操作的同时执行。

技术总结随机存取存储器(RAM)包括按行和列布置的阵列。存储元件的行对应于RAM的相应存储器位置。行中的存储元件具有公共门控时钟输入和相应数据输入，并且存储元件阵列的每个行包括多个D型锁存器。在操作中，RAM的地址输入接收标识RAM中的存储器位置的存储器地址。RAM的时钟门控电路装置基于在地址输入处接收的存储器地址，生成用于存储元件阵列的行的相应的门控时钟信号。存储器操作基于门控时钟信号，使用阵列的存储元件来执行。技术研发人员：M·卡萨尔萨受保护的技术使用者：意法半导体股份有限公司技术研发日：技术公布日：2024/1/15