纠错码验证的制作方法

背景技术：

1、错误检测用于通信技术和存储器技术中，以发现错误的数据变化。错误数据检测有许多不同的方法。一种方法是在装置中包括纠错码(ecc)以检测和校正错误。另一种方法是循环冗余检查，其计算循环冗余码(crc)以检测数据中的错误。通信技术和存储器技术正被包括在需要高度安全的嵌入式系统中，例如用于汽车应用的嵌入式系统。为了实现高水平的安全性，可能需要验证错误检测本身是否正确工作。

技术实现思路

1、本文档一般涉及嵌入式计算系统，尤其涉及通过验证错误检测算法是否正确工作来验证此类系统中的错误检测的技术。

2、存储器装置的示例包括存储器阵列，包括用于存储存储器数据的存储器单元；纠错码(ecc)电路，被配置以产生ecc数据并使用所述ecc数据来检测所述存储器数据中的错误；以及ecc电路检查器。所述ecc电路检查器被配置为用检查ecc数据替换ecc数据,当所述替换的检查ecc数据被应用到所述ecc电路时，将所述ecc线路的输出与预期输出进行比较，和当所述比较指示所述ecc电路中的错误时，生成警报。

3、计算系统的外围装置的示例包括总线接口和总线ecc电路检查器。总线接口被配置为通过总线与一个或多个单独装置进行数据通信。所述一个或多个单独装置包括ecc电路，所述ecc电路被配置为生成ecc数据并使用所述ecc数据来检测经由所述总线通信的数据中的数据错误。所述总线ecc电路检查器被配置为在所述总线上强制产生错误，并将一个或多个单独装置对强制总线错误的响应与预期响应进行比较，和当所述比较指示所述ecc电路中的错误时，生成警报。

4、计算系统的示例包括主机装置、系统总线和存储器装置。存储器装置包括总线接口，存储器阵列，包括用于存储经由所述总线从所述主机装置接收的存储器数据的存储器单元,错误检测电路，被配置以产生错误检测数据并使用所述错误检测数据来检测所述存储器数据中的错误和存储器错误检测电路检查器。存储器错误检测电路检查器被配置为用所述检查错误检测数据代替所述错误检测数据,当所述替换的检查错误检测数据被应用到所述错误检测电路时，将所述错误检测电路的输出与预期输出进行比较，和当所述比较指示所述错误检测电路中的错误时，生成警报。

5、本部分旨在提供本专利申请的主题的概述。其并非旨在提供对本发明的排他性或详尽的解释。包括详细描述是为了提供关于本专利申请的进一步信息。

技术特征：

1.一种存储器装置，包括：

2.根据权利要求1所述的存储器装置，

3.根据权利要求1所述的存储器装置，

4.根据权利要求1所述的存储器装置，其中所述ecc电路检查器被配置为：

5.根据权利要求1所述的存储器装置，

6.根据权利要求1所述的存储器装置，

7.根据权利要求1所述的存储器装置，其中所述ecc电路检查器包括复用器电路，所述复用器电路被配置为响应于对所述存储器装置的读取请求，用检查ecc数据代替所述读取请求的存储器数据的ecc数据。

8.根据权利要求1所述的存储器装置，其中所述ecc电路检查器被配置为响应于从单独装置接收的命令，用所述检查ecc数据代替所述ecc数据。

9.根据权利要求1所述的存储器装置，其中所述ecc电路检查器包括有限状态机，所述有限状态机被配置为用所述检查ecc数据反复替换所述ecc数据，并将所述ecc电路的输出与预期输出进行比较。

10.根据权利要求1所述的存储器装置，其中所述存储器单元包括非易失性存储器单元。

11.根据权利要求1所述的存储器装置，其中所述存储器单元包括静态随机存取存储器(sram)单元、静态动态随机存取存储器单元(sdram)单元和存储器寄存器单元中的一个或多个。

12.一种用于连接到计算系统的总线的计算系统外围装置，该外围装置包括：

13.根据权利要求12所述的外围装置，其中所述总线ecc电路检查器被配置为响应于所述外围装置接收到的写入请求，强制执行错误状态。

14.根据权利要求12所述的外围装置，其中所述总线ecc电路检查器被配置为响应于由所述外围装置接收的读取请求，在放置在所述总线上的读取数据中强制执行错误。

15.根据权利要求12所述的外围装置，其中所述总线ecc电路检查器包括ecc解码电路，所述ecc解码电路被配置为检查在所述写入请求中接收的ecc数据。

16.根据权利要求12所述的外围装置，包括：

17.根据权利要求12所述的外围装置，包括：

18.根据权利要求12所述的外围装置，包括：

19.一种计算系统，包括：

20.根据权利要求19所述的计算系统，包括：

技术总结本公开涉及纠错码验证。一种存储器装置，包括：存储器阵列，包括用于存储存储器数据的存储器单元,纠错码(ECC)电路，被配置以产生ECC数据并使用所述ECC数据来检测所述存储器数据中的错误；和ECC电路检查器。ECC电路检查器被配置为用检查ECC数据替换ECC数据,当所述替换的检查ECC数据被应用到所述ECC电路时，将所述ECC线路的输出与预期输出进行比较，和当所述比较指示所述ECC电路中的错误时，生成警报。技术研发人员：S·S·布莱德里,B·S·L·奇伍,A·G·卡拉南,T·J·米尼,P·克劳威受保护的技术使用者：亚德诺半导体国际无限责任公司技术研发日：技术公布日：2024/1/15