技术新讯 > 信息存储应用技术 > 存储器电容稳定性的测试方法、装置及设备与流程  >  正文

存储器电容稳定性的测试方法、装置及设备与流程

  • 国知局
  • 2024-07-31 19:13:18

本公开涉及半导体,尤其涉及一种存储器电容稳定性的测试方法、装置及设备。

背景技术:

1、在目前的半导体技术领域中,动态随机存取存储器(dynamic random accessmemory,简称:dram)产品在的测试过程中,需要对电容介质的稳定性进行测试,现有技术中,主要采用高温工作寿命测试(high temperature operatinglife test,简称:htol)对dram产品的可靠性进行测试。通过在高温过程前后收集dram产品中的电容介质的漏电数据并做对比,确定其电容是否稳定。

2、然而,现有技术中的这种方式,测试流程复杂,需要的测试时间较长,导致测试效率极低。

技术实现思路

1、本公开实施例提供一种存储器电容稳定性的测试方法、装置及设备,用于解决现有技术中测试流程复杂,需要的测试时间较长,导致测试效率低的问题。

2、根据一些实施例,本公开第一方面提供一种存储器电容稳定性的测试方法,包括:

3、向待测试的存储器的所有电容中写入逻辑电平,所述存储器包括呈阵列排布的多个电容;

4、从所述存储器的所有电容中读取出逻辑电平;

5、重复上述写入至读取的步骤,获得多组写入所述存储器的电容中的逻辑电平和读取出的逻辑电平;

6、将所述多组写入所述存储器的电容中的逻辑电平和读取出的逻辑电平传输至计算机设备;其中,所述多组写入所述存储器的电容中的逻辑电平和读取出的逻辑电平用于确定所述存储器电容的稳定性。

7、在本公开的一个可选实施例中,在所述向待测试的存储器的所有电容中写入逻辑电平之后,以及在从所述存储器的所有电容中读取出逻辑电平之前,所述方法还包括:

8、静置所述存储器。

9、在本公开的一个可选实施例中,所述存储器的静置的时长为2ms至1024ms之间的任一时长。

10、在本公开的一个可选实施例中,所述向待测试的存储器的所有电容中写入逻辑电平之前,所述方法还包括:

11、在电路测试阶段,通过dft在测试模式下设定每个电容下极板的电压和所述存储器的位线对在预充电时的电压。

12、在本公开的一个可选实施例中,所述通过dft在测试模式下设定所述电容下极板的电压和所述位线对在预充电时的电压,包括:

13、通过dft在测试模式下,调整所述存储器的所有电容的上极板和下极板之间的压差大于第一预设压差;

14、和/或,

15、通过dft在测试模式下,调整所述存储器的位线对中的一方位线读出的电压和另一方位线预充电的电压之间的压差小于第二预设压差。

16、在本公开的一个可选实施例中,所述第一预设压差为vcc/2,所述第二预设电压差为(ccell/(ccell+cbl))*(vcc/2);

17、其中,ccell是所述电容上的电容值,cbl是所述位线上的寄生电容值,vcc是工作电压值。

18、在本公开的一个可选实施例中,所述通过dft在测试模式下设定每个电容下极板的电压和所述存储器的位线对在预充电时的电压,包括:

19、向所述存储器的所有电容中写入逻辑“0”;

20、将每个电容下极板的电压拉升至1v,和/或,将所述位线对在预充电时的电压施加为0.42v~0.46v。

21、在本公开的一个可选实施例中,所述通过dft在测试模式下设定每个电容下极板的电压和所述存储器的位线对在预充电时的电压,包括:

22、向所述存储器的所有电容中写入逻辑“1”,

23、将每个电容下极板的电压拉低至0v,和/或,将所述位线对在预充电时的电压施加为0.56v~0.59v。

24、在本公开的一个可选实施例中,所述重复上述写入至读取的步骤,获得多组写入所述存储器的电容中的逻辑电平和读取出的逻辑电平,包括:

25、重复执行n次上述写入至读取的步骤,获得n组写入所述存储器的电容中的逻辑电平和读取出的逻辑电平,n为大于或等于20的正整数。

26、根据一些实施例,本公开第二方面提供一种存储器电容稳定性的测试方法,包括:

27、接收测试装置传输的多组写入待测试存储器的电容中的逻辑电平和读取出的逻辑电平;

28、根据所述多组写入待测试存储器的电容中的逻辑电平和读取出的逻辑电平,确定每次测试所述存储器中的电容失效数量,得到多组电容失效数量;

29、根据所述多组电容失效数量的变化,确定所述存储器电容的稳定性。

30、在本公开的一个可选实施例中,所述根据所述多组写入待测试存储器的电容中的逻辑电平和读取出的逻辑电平,确定每次测试所述存储器中的电容失效数量,得到多组电容失效数量,包括:

31、针对每一组写入所述存储器的每个电容的逻辑电平和对应读取出的所述电容的逻辑电平,若写入时的逻辑电平和读出时的逻辑电平一致,则确定所述电容中数据可靠;

32、若不一致,则确定所述电容失效;

33、根据每一组写入所述存储器的电容中的逻辑电平和读取出的逻辑电平确定出的电容失效数量,得到所述多组电容失效数量。

34、在本公开的一个可选实施例中,所述根据所述多组电容失效数量的变化,确定所述存储器电容的稳定性,包括:

35、根据所述多组电容失效数量间的动态变化,获取对所述存储器电容的稳定性评估曲线,所述稳定性评估曲线用于表示测试次数与每次测试对应的一组电容失效数量之间的关系;

36、根据所述稳定性评估曲线,确定出所述存储器电容的稳定性。

37、根据一些实施例,本公开第三方面提供一种存储器电容稳定性的测试装置,包括:

38、读写模块,用于向待测试的存储器的所有电容中写入逻辑电平,所述存储器包括呈阵列排布的多个电容;

39、所述读写模块还用于从所述存储器的所有电容中读取出逻辑电平;

40、处理模块,用于重复上述写入至读取的步骤,获得多组写入所述存储器的电容中的逻辑电平和读取出的逻辑电平;

41、输出模块,用于将所述多组写入所述存储器的电容中的逻辑电平和读取出的逻辑电平传输至计算机设备;其中,所述多组写入所述存储器的电容中的逻辑电平和读取出的逻辑电平用于确定所述存储器电容的稳定性。

42、根据一些实施例,本公开第四方面提供一种存储器电容稳定性的测试装置,包括:

43、接收模块,用于接收测试装置传输的多组写入待测试存储器的电容中的逻辑电平和读取出的逻辑电平;

44、处理模块,用于根据所述多组写入待测试存储器的电容中的逻辑电平和读取出的逻辑电平,确定每次测试所述存储器中的电容失效数量,得到多组电容失效数量;

45、所述处理模块还用于根据所述多组电容失效数量的变化,确定所述存储器电容的稳定性。

46、根据一些实施例,本公开第五方面提供一种存储器电容稳定性的测试装置,包括:

47、测试电路,存储单元,至少一个处理器以及传输接口;

48、其中,所述存储单元存储有可被所述至少一个处理器执行的指令,所述指令被所述至少一个处理器执行使得所述测试装置能够执行第一方面任一项所述的存储器电容稳定性的测试方法。

49、根据一些实施例,本公开第六方面提供一种计算机设备,包括:

50、至少一个处理器,与所述至少一个处理器通信连接的存储单元,显示器以及传输接口;

51、其中,所述存储单元存储有可被所述至少一个处理器执行的指令,所述指令被所述至少一个处理器执行使得所述计算机设备能够执行第二方面任一项所述的存储器电容稳定性的测试方法。

52、根据一些实施例,本公开第七方面提供一种计算机可读存储介质,所述计算机可读存储介质中存储有计算机执行指令,当所述计算机执行指令被处理器执行时,使得所述处理器能够执行第一方面或者第二方面任一项所述的存储器电容稳定性的测试方法。

53、根据一些实施例,本公开第八方面提供一种计算机程序产品,包括计算机程序,所述计算机程序被处理器执行时实现第一方面或者第二方面任一项所述的存储器电容稳定性的测试方法。

54、本公开实施例提供的存储器电容稳定性的测试方法、装置及设备。该方法中,测试装置向待测试的存储器的所有电容中写入逻辑电平,从存储器的所有电容中读取出逻辑电平。重复写入至读取的步骤,获得多组写入存储器的电容中的逻辑电平和读取出的逻辑电平,并传输至计算机设备。计算机设备根据多组写入待测试存储器的电容中的逻辑电平和读取出的逻辑电平,确定每次测试存储器中的电容失效数量,最后根据多组电容失效数量的变化,确定存储器电容介质的稳定性。通过写入和读取的电平的对比,不需要等待过长时间,在电路测试阶段就可以实现对电容介质的测试,快速验证电容的稳定性,测试流程简单且测试时间短,有效提高了对存储器电容的测试效率。

本文地址:https://www.jishuxx.com/zhuanli/20240731/181914.html

版权声明:本文内容由互联网用户自发贡献,该文观点仅代表作者本人。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如发现本站有涉嫌抄袭侵权/违法违规的内容, 请发送邮件至 YYfuon@163.com 举报,一经查实,本站将立刻删除。