一种三维存储芯片、存储器及电子设备的制作方法

本发明涉及存储器，尤其涉及一种三维存储芯片、存储器及电子设备。

背景技术：

1、3d堆叠的dram器件中，多片存储器通过3dic(three dimensional integratedcircuit，三维集成电路)堆叠封装后，在每两片存储器层之间为3d连接层。当对dram器件最上层的存储层进行数据读取时，命令和数据不需要通过中间的3d连接层。而对dram器件的中间存储器层或最下层的存储器层读取时，命令和数据均需要穿过中间的一层或多层3d连接层；因此，会造成同时读取不同存储器层的数据时，返回数据的延迟不同。当延迟偏差过大时，会造成控制器抓取数据失败。目前，可在控制器上做进行补偿优化，从而解决延迟的问题。但是，读取的数据延迟超过数据读取的有效的数据宽度时，会造成读数据没有公共窗口，出现读取错误。目前是通过在控制器上补偿的方式来解决延迟，由于控制器和存储器的制造工艺不同，以及器件和金属线的制造流程不同，因此即使进行补偿也难以保证数据读取的一致性。

2、可见，目前现有技术中的延迟补偿方案依旧存在着数据读取一致性差的问题。

技术实现思路

1、鉴于上述问题，本发明提出了一种三维存储芯片、存储器及电子设备，可保证数据读取时延迟的一致性。

2、第一方面，本技术通过一实施例提供如下技术方案：

3、一种三维存储芯片，包括：依次堆叠的多片存储阵列，每片所述存储阵列连接有用于处理数据的传输线；各片所述存储阵列的传输线在所述三维存储芯片内的长度相同，所述传输线包括命令线和与所述命令线对应的数据线；所述命令线用于传输命令，所述数据线用于传输所述命令对应的数据。

4、可选的，每相邻两片所述存储阵列由连接层连接；其中，每片所述存储阵列的命令线穿过所述连接层的层数，与该片所述存储阵列的数据线穿过所述连接层的层数之和相同。

5、可选的，所述命令线从所述存储阵列中的存储单元引出，并沿远离控制电路的方向穿过所有的所述连接层，并折返后沿朝向所述控制电路的方向引出；所述数据线从所述存储阵列中的存储单元引出，并沿朝向所述控制电路的方向引出；或者

6、所述数据线从所述存储阵列中的存储单元引出，并沿远离控制电路的方向穿过所有的所述连接层，并折返后沿朝向所述控制电路的方向引出；所述命令线从所述存储阵列中的存储单元引出，并沿朝向所述控制电路的方向引出。

7、可选的，所述存储阵列的命令线穿过所述连接层的层数为2n-m-1；其中，n为所述存储阵列的总层数，m为存储阵列由顶层向底层所排列的层数，所述顶层为与所述控制电路相邻的一层。

8、可选的，所述存储阵列的数据线穿过所述连接层的层数为2n-m-1；其中，n为所述存储阵列的总层数，m为存储阵列由顶层向底层所排列的层数，所述顶层为与所述控制电路的设置位置相邻的一层。

9、可选的，所述命令线包括读数据命令线以及写数据命令线，所述数据线包括读数据线以及写数据线。

10、可选的，包括依次堆叠的第一存储阵列和第二存储阵列，所述第一存储阵列和第二存储阵列之间设置有连接层；

11、所述第一存储阵列的命令线从所述第一存储阵列的存储单元引出，并穿过所述连接层，并折返后穿过所述连接层和所述第一存储阵列引出；所述第一存储阵列的数据线从所述第一存储阵列的存储单元引出，并沿朝向所述控制电路的方向引出；所述第二存储阵列的命令线从所述第二存储阵列的存储单元引出，并穿过所述连接层和所述第一存储阵列引出；所述第二存储阵列的数据线从所述第二存储阵列的存储单元引出，并沿朝向所述控制电路的方向引出；或者

12、所述第一存储阵列的命令线从所述第一存储阵列的存储单元引出，并沿朝向所述控制电路的方向引出；所述第一存储阵列的数据线从所述第一存储阵列的存储单元引出，并穿过所述连接层，并折返后穿过所述连接层和所述第一存储阵列引出；所述第二存储阵列的命令线从所述第二存储阵列的存储单元引出，并穿过所述连接层和所述第一存储阵列引出；所述第二存储阵列的数据线从所述第二存储阵列的存储单元引出，并穿过所述连接层和所述第一存储阵列引出。

13、可选的，包括依次堆叠的第一存储阵列、第二存储阵列和第三存储阵列，所述第一存储阵列和第二存储阵列之间设置有第一连接层，所述第二存储阵列和所述第三存储阵列之间设置有第二连接层；

14、所述第一存储阵列的命令线从所述第一存储阵列的存储单元引出，并依次穿过所述第一连接层、所述第二存储阵列以及所述第二连接层，并折返后依次穿过所述第二连接层、所述第二存储阵列、所述第一连接层和所述第一存储阵列后引出；所述第一存储阵列的数据线从所述第一存储阵列的存储单元引出，并沿朝向所述控制电路的方向引出；所述第二存储阵列的命令线从所述第二存储阵列的存储单元引出，并穿过所述第二连接层，并折返后依次穿过所述第二连接层、所述第二存储阵列、所述第一连接层和所述第一存储阵列后引出；所述第二存储阵列的数据线从所述第二存储存储阵列的存储单元引出，并穿过所述第一连接层和所述第一存储阵列引出；所述第三存储阵列的命令线从所述第三存储阵列的存储单元引出，并依次穿过所述第二连接层、所述第二存储阵列、所述第一连接层和所述第一存储阵列后引出；所述第三存储阵列的数据线从所述第三存储阵列的存储单元引出，并依次穿过所述第二连接层、所述第二存储阵列、所述第一连接层和所述第一存储阵列后引出；或者

15、所述第一存储阵列的命令线从所述第一存储阵列的存储单元引出，并沿朝向所述控制电路的方向引出；所述第一存储阵列的数据线从所述第一存储阵列的存储单元引出，并依次穿过所述第一连接层、所述第二存储阵列以及所述第二连接层，并折返后依次穿过所述第二连接层、所述第二存储阵列、所述第一连接层以及所述第一存储阵列引出；所述第二存储阵列的命令线从所述第二存储阵列的存储单元引出，并穿过所述第一连接层和所述第一存储阵列后引出；所述第二存储阵列的数据线从所述第二存储阵列的存储单元引出，并穿过所述第二连接层，并折返后依次穿过所述第二连接层、所述第二存储阵列、所述第一连接层以及所述第一存储阵列后引出；所述第三存储阵列的命令线从所述第三存储阵列的存储单元引出，并依次穿过所述第二连接层、所述第二存储阵列、所述第一连接层和所述第一存储阵列后引出；所述第三存储阵列的数据线从所述第三存储阵列的存储单元引出，并依次穿过所述第二连接层、所述第二存储阵列、所述第一连接层和所述第一存储阵列后引出。

16、一种存储器，包括逻辑芯片，所述逻辑芯片设置有控制电路，所述逻辑芯片向命令线发送命令，且所述逻辑芯片向所述数据线发送数据或自所述数据线接收数据；三维存储芯片，所述三维存储芯片包括上述第一方面中任一所述的三维存储芯片，所述逻辑芯片与所述三维存储芯片层叠设置，且通过连接层连接。

17、第三方面，基于同一发明构思，本技术通过一实施例提供如下技术方案：

18、一种电子设备，包括上述第二方面中所述的存储器。

19、本发明实施例中提供的一种三维存储芯片、存储器及电子设备，其中三维存储芯片包括：依次堆叠的多片存储阵列，每片存储阵列连接有用于处理数据的传输线；各片存储阵列的传输线在三维存储芯片内的长度相同，传输线包括命令线和与命令线对应的数据线；命令线用于传输命令，数据线用于传输命令对应的数据。在本实施例中通过在各片存储阵列的传输线在三维存储芯片内的长度相同，可保证对每片存储阵列中的数据进行读取的时候总延时均是相同的，相对于在控制器设置补偿逻辑或在存储阵列中通过门电路补偿而言，本方案能够保证数据读取时延迟的一致性。

20、上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其它目的、特征和优点能够更明显易懂，以下特举本发明的具体实施方式。