一种铁电存储阵列、铁电存储器以及其操作方法与流程

本技术涉及存储领域，尤其涉及到一种铁电存储阵列、铁电存储器以及其操作方法。

背景技术：

1、铁电存储器利用铁电材料可以发生自发极化，且极化强度能够随外电场作用而重新取向的特点进行存储。具体来说，铁电材料处于电场中时，自发极发；当电场撤去时，部分极化状态仍可保持，此时的极化强度称为剩余极化强度；然后利用剩余极化强度方向的不同，施加相同方向的电场，使得铁电翻转电荷不同，这样根据翻转电荷的不同用于存储信息0和1。其翻转电荷与电压之间的关系可以如图1所示。与传统的存储方式相比，铁电存储器具有零电压保持数据、低功耗、快速写和很高的读写耐久性等优点，但缺点是由于铁电电容的微缩性能较差，导致铁电的存储容量较小，为了提高存储密度，选择使用一个传输管一个电容(one transistor one capacitor，1t1c)的存储结构，如图2所示。

2、1t1c具有结构简单，存储密度高的优点，但缺点铁电翻转出的电荷量较小，随着阵列规模增大，区域位线(local bit line，lbl)上的电容值也会增大，导致读取窗口较小。为了解决这一问题，通常是给该1t1c结构增加一个增益单元(gain cell)来放大读取窗口。如图3所示，不同存储阵列(subarray)共用写位线(write bit line，wbl),读位线(read bitline，rbl)和源线(source line，sl)，每个subarray由1t1c阵列和gain cell两部分组成。1t1c的晶体管的栅极通过字线(word line，wl)相连，源漏一端连接铁电存储器，另一端通过lbl与gain cell中的gain管的栅极相连。gain cell由写控制线(write control line，wcl)管，读控制线(read control line，rcl)管和gain管三个晶体管构成。其中wcl管负责为lbl充电，rcl管负责为rbl充电，gain管负责将lbl上的读取窗口放大。

3、但是此方案中，在同一列单元中有四条布线，wbl、rbl、lbl和sl，会导致版图的横向面积被撑大，以及lbl上的寄生电容变大，从而导致在相同翻转电荷下减小读取窗口。

技术实现思路

1、本技术提供了一种铁电存储阵列、铁电存储器以及其操作方法，用于减少sl数量，从而节省了版图面积，同时减小lbl上的寄生电容。

2、第一方面，本技术提供一种铁电存储阵列，该铁电存储阵列包括至少一个一个传输管一个电容1t1c结构和一个增益单元gain cell；该gain cell包括第一晶体管、第二晶体管和第三晶体管，该1t1c结构包括第四晶体管和第一电容；该第一晶体管用于在写入操作时为区域位线充电，该第二晶体管用于控制读取操作中全局位线与该第三晶体管的连通，该第三晶体管为gain管；其中，该第四晶体管的栅极与字线相连，该第四晶体管的源漏极的第一端与该第一电容的第一端相连，该第四晶体管的源漏极的第二端通过区域位线与该第三晶体管的栅极以及该第一晶体管的源漏极的第三端相连，该第一电容的第二端与板线相连；该第一晶体管和第二晶体管的栅级与控制线相连，该第一晶体管的源漏极的第四端和该第二晶体管的源漏极的第五端通过全局位线相连，该第二晶体管的源漏极的第六端与该第三晶体管的源漏极的第七端相连，该第三晶体管的源漏极的第八端与源线相连。

3、本技术提供的技术方案中，该1t1c结构与该gain cell结构结合，同时将该铁电存储阵列中的位线与源线布局为可共用的状态，这样减少位线方向布线数从而优化版图面积同时减少lbl上的寄生电容，同时整行共用sl的设计，可以通过调节读取过各中sl上的电压来保证全局位线(global bit line，gbl)读取窗口达到最佳效果，扩大gbl读取窗口。同时gain cell结构中通过部署用于在写入操作时为区域位线充电的第一晶体管和用于控制读取操作中全局位线与gain管连通的第二晶体管来实现读过程和写过程的隔离，从而实现高电压的传输，进而保证铁电翻转的完整性。

4、可选的，该第一晶体管为n型金属氧化物半导体(metal-oxide-semiconductor，mos)晶体管，即nmos管，该第四晶体管为p型金属氧化物半导体(metal-oxide-semiconductor，mos)晶体管，即pmos管。这样可以针对读写实现精确控制。

5、可选的，该sl可以根据读取过程中的实际情况调整其输入电压从而保证该gbl的读取窗口为最佳效果，其具体操作可以如下：在读取0时，该源线调节其输入电压使得读取0时的电压与该输入电压之间的差值大于或等于该第三晶体管的关闭阈值；在读取1时，该源线调节其输入电压使得读取1时的电压与该输入电压之间的差值大于或等于该第三晶体管的导通阈值。

6、第二方面，本技术提供一种铁电存储器，该铁电存储器包括n个上述第一方面所描述的铁电存储阵列，其中，该n个铁电存储阵列通过j条字线、j条板线、k条全局位线、k条区域位线、1条控制线以及1条源线连接生成j行k列的铁电存储器。其中，每一条字线连接每行铁电存储阵列中1t1c结构中的晶体管的栅级，每一条板线连接每行铁电存储阵列中1t1c结构中的电容器的另一个端，每一条全局位线连接每列铁电存储阵列中gain cell结构中的第一晶体管和第二晶体管的源漏端的一端，每一条区域位线连接每列铁电存储阵列中1t1c结构的晶体管的源漏端的一端以及gain cell结构中的第三晶体管的栅级；该控制线用于连接铁电存储阵列中gain cell结构中第一晶体管栅级以及第二晶体管的栅级；该源线用于连接铁电存储阵列中gain cell结构中第三晶体管的源漏端的一端。

7、第三方面，本技术提供一种铁电存储器的控制方法，其应用包括上述权利要求4该的铁电存储器，具体包括：获取目标操作对应的选中字线、选中板线；对该铁电存储器中的该选中字线、该选中板线、非选中字线、非选中板线、全局位线、控制线以及源线设置目标电压值；根据该目标电压值完成该目标操作。

8、本技术提供的技术方案中，该铁电存储器中的该1t1c结构与该gain cell结构结合，同时将该铁电存储器的位线与源线布局为可共用的状态，这样减少位线方向布线数从而优化版图面积同时减少lbl上的寄生电容，同时整行共用sl的设计，可以通过调节读取过各中sl上的电压来保证全局位线(global bit line，gbl)读取窗口达到最佳效果，扩大gbl读取窗口。同时gain cell结构中通过部署用于在写入操作时为区域位线充电的第一晶体管和用于控制读取操作中全局位线与gain管连通的第二晶体管来实现读过程和写过程的隔离，从而实现高电压的传输，进而保证铁电翻转的完整性。

9、下面以具体的操作情况对本技术中铁电存储器的控制方法进行说明：

10、该目标操作为写0操作时，将该控制线的电压设置为第一电压，导通第一晶体管，关闭第二晶体管；将该选中字线的电压设置为该第一电压，该选中板线的电压设置为第二电压，该非选中字线、该非选中板线设、该全局位线和该源线的电压设置为0；其中，该第一电压与该第二电压的差值大于第三晶体管的阈值电压。同时，该全局位线与该源线的电压还可以有其他情况，本实施例中，该全局位线与该源电的电压设置为0可以减少功耗。

11、该目标操作为写1操作时，将该控制线的电压设置为第一电压，导通第一晶体管，关闭第二晶体管；将该选中字线的电压设置为该第一电压，该全局位线的电压设置为第二电压，该选中板线、该非选中字线、该非选中板线和该源线的电压设置为0；其中，该第一电压与该第二电压的差值大于第三晶体管的阈值电压。

12、该目标操作为预充区域位线时，将该控制线和该选中字线的电压设置为第一电压；将该全局位线、该选中板线、该非选中字线、该非选中板线和该源线的电压设置为0。

13、该目标操作为预充全局位线时，将该全局位线和该选中字线的电压设置为第一电压；将该选中板线、该非选中字线、该非选中板线、该控制线和该源线的电压设置为0。

14、该目标操作为读取操作时，将该选中字线的电压设置为第一电压，将该选中板线的电压设置为第二电压，该全局位线的电压设置为第三电压；根据该第一电压、该第二电压和该第三电压确定该源线的第四电压；将该非选中字线、该非选中板线和该控制线的电压设置为0，其中，该第一电压与该第二电压的差值大于第三晶体管的阈值电压，该第四电压与该第三晶体管上的电压的差值大于或等于该第三晶体管的阈值电压。可以理解的是，该第一电压、该第二电压和该第三电压确定该读取过程中是读取0操作还是读取1操作，并确定读取电压。若为读取0操作，则该读取电压与该第四电压之间的差值大于或等于该铁电存储器中gain cell中的gain管的关闭阈值；若为读取1操作，则该读取电压与该第四电压之间的差值大于或等于该铁电存储器中gain cell中gain管的导通阈值。

15、该目标操作为回写操作时，将该控制线的电压设置为第一电压，导通第一晶体管，关闭第二晶体管；将该选中字线的电压设置为该第一电压，该全局位线的电压设置为第二电压，该选中板线、该非选中字线、该非选中板线和该源线的电压设置为0；其中，该第一电压与该第二电压的差值大于第三晶体管的阈值电压。

16、该目标操作为待命操作时，将的电压设置为第一电压，导通第一晶体管，关闭第二晶体管；将该控制线、该选中字线、该全局位线、该选中板线、该非选中字线、该非选中板线和该源线的电压设置为0。

17、第四方面，本技术提供一种铁电存储阵列，具体包括：至少一个一个传输管一个电容1t1c结构和一个增益单元gain cell；该gain cell包括第一晶体管和第二晶体管，该1t1c结构包括第三晶体管和第一电容，该第二晶体管为gain管；其中，该第三晶体管的栅极与字线相连，该第三晶体管的源漏极的第一端与该第一电容的第一端相连，该第三晶体管的源漏极的第二端通过区域位线与该第二晶体管的栅极以及该第一晶体管的源漏极的第三端相连，该第一电容的第二端与板线相连；该第一晶体管的栅级与控制线相连，该第一晶体管的源漏极的第四端和该第二晶体管的源漏极的第五端通过全局位线相连，该第二晶体管的源漏极的第六端与源线相连。

18、可以理解的是，该铁电存储阵列的控制方法与上述第三方面的控制方法相同，此处不再赘述。

19、第五方面，本技术实施例提供一种计算机可读存储介质，该计算机存储介质存储有计算机指令，该计算机指令用于执行上述第三方面所描述的控制方法。

20、第六方面，本技术实施例提供一种包含指令的计算机程序产品，当其在计算机上运行时，使得计算机执行上述第三方面所描述的控制方法。