芯片的操作方法和装置与流程

本发明涉及半导体集成电路领域，特别是涉及一种芯片的操作方法。本发明还涉及一种芯片的操作装置。

背景技术：

1、如图1所示，是现有闪存的擦除方法的流程图；现有闪存的擦除方法包括如下步骤：

2、步骤s101、选中待擦除存储单元后。

3、步骤s102、配置并打开使能信号，建立用于对芯片中存储单元进行擦除操作的正高压负高压和bulk电压。bulk电压为体电压，正高压则加在未选中的存储单元的多晶硅控制栅也即字线上，负高压则加在选中的存储单元的多晶硅控制栅上。这样，位于栅极底部的bulk电压和负高压的较大电压差作用下，存储层如多晶硅浮栅或者sin存储层中存储的电荷会被擦除。而bulk电压和正高压的电压差则不足以擦除存储层的电荷。

4、步骤s103、擦除后释放正高压、负高压和bulk电压。

5、步骤s104、对擦除处理后的存储单元进行过擦除检测及修复。

6、上述现有闪存的擦除方法中，释放正高压、负高压和bulk电压时，因为正高压、负高压和bulk电压的负载不同且互相还有耦合电容，所以释放电压时正高压、负高压和bulk电压放电速度不同，甚至有可能被耦合到更高或更负的电压，造成擦除损伤。

技术实现思路

1、本发明所要解决的技术问题是提供一种芯片的操作方法，能降低操作损伤。本发明还提供一种芯片的操作装置。

2、为解决上述技术问题，本发明提供的芯片的操作方法包括如下步骤：

3、步骤一、提供多个大小不同的操作电压，利用各所述操作电压完成对芯片的操作。

4、步骤二、进行电荷对冲放电，所述电荷对冲放电将至少两个以上的所述操作电压连接在一起进行放电并使至少一个所述操作电压的电荷释放完毕。

5、步骤三、将电荷未释放完毕的各所述操作电压连接到对应的目标电位进行第二次电荷释放，使各所述操作电压都实现电荷释放。

6、进一步的改进是，步骤二中，将所有的所述操作电压连接在一起实现所述电荷对冲放电。

7、进一步的改进是，步骤一之前，还包括在所述芯片中设置正负对冲模块的步骤；步骤二中，在所述正负对冲模块的控制下实现所述电荷对冲放电。

8、进一步的改进是，各所述操作电压的目标电位为电源电压和地中的一个，电荷释放完毕后，各所述操作电压的大小等于对应的目标电位。

9、进一步的改进是，所述芯片包括闪存。

10、进一步的改进是，所述闪存包括nor闪存。

11、进一步的改进是，所述nor闪存的存储单元包括：栅极结构、第二导电类型掺杂的阱区、第一导电类型重掺杂的源区和第一导电类型重掺杂的漏区。

12、所述栅极结构包括：隧穿栅介质层、存储层、控制栅介质层和多晶硅控制栅。

13、所述源区和所述漏区形成于所述栅极结构两侧的所述阱区中。

14、所述nor闪存的阵列结构中，同一行的各所述存储单元的所述多晶硅控制栅都连接到同一行的字线。

15、同一列的所述存储单元的所述漏区都连接到同一列的位线。

16、各所述存储单元的所述源区连接到对应的源线。

17、进一步的改进是，所述操作包括擦除，所述擦除的操作电压包括：正高压、负高压和体电压。

18、所述体电压为连接到各所述存储单元的所述阱区的电压。

19、所述正高压为连接到未选中的所述存储单元的所述字线的电压。

20、所述负高压为连接到选中的所述存储单元的所述字线的电压。

21、进一步的改进是，所述正高压的目标电位为所述电源电压。

22、所述负高压到的目标电位为0v。

23、所述体电压的目标电位为0v。

24、进一步的改进是，步骤一之前，包括：选中待擦除的所述存储单元。

25、进一步的改进是，步骤一中，先配置并打开使能信号，之后再建立各所述操作电压。

26、进一步的改进是，步骤三之后，还包括：对所述擦除后的所述存储单元进行过擦除检测及修复。

27、进一步的改进是，步骤三中，所述第二次电荷释放通过放电模块实现。

28、为解决上述技术问题，本发明提供的芯片的操作装置包括：

29、操作模块，用于提供多个大小不同的操作电压并利用各所述操作电压完成对芯片的操作。

30、正负对冲模块，用于在所述芯片的操作完成后实现电荷对冲放电，所述电荷对冲放电将至少两个以上的所述操作电压连接在一起进行放电并使至少一个所述操作电压的电荷释放完毕。

31、第二次电荷释放模块，用于在所述电荷对冲放电完成后将电荷未释放完毕的各所述操作电压连接到对应的目标电位进行第二次电荷释放，使各所述操作电压都实现电荷释放。

32、进一步的改进是，所述电荷对冲放电过程中，将所有的所述操作电压连接在一起实现所述电荷对冲放电。

33、进一步的改进是，各所述操作电压的目标电位为电源电压和地中的一个，电荷释放完毕后，各所述操作电压的大小等于对应的目标电位。

34、进一步的改进是，所述芯片包括闪存；所述闪存包括nor闪存。

35、所述nor闪存的存储单元包括：栅极结构、第二导电类型掺杂的阱区、第一导电类型重掺杂的源区和第一导电类型重掺杂的漏区。

36、所述栅极结构包括：隧穿栅介质层、存储层、控制栅介质层和多晶硅控制栅。

37、所述源区和所述漏区形成于所述栅极结构两侧的所述阱区中。

38、所述nor闪存的阵列结构中，同一行的各所述存储单元的所述多晶硅控制栅都连接到同一行的字线。

39、同一列的所述存储单元的所述漏区都连接到同一列的位线。

40、各所述存储单元的所述源区连接到对应的源线。

41、进一步的改进是，所述操作包括擦除，所述擦除的操作电压包括：正高压、负高压和体电压。

42、所述体电压为连接到各所述存储单元的所述阱区的电压。

43、所述正高压为连接到未选中的所述存储单元的所述字线的电压。

44、所述负高压为连接到选中的所述存储单元的所述字线的电压。

45、进一步的改进是，所述正高压的目标电位为所述电源电压。

46、所述负高压到的目标电位为0v。

47、所述体电压的目标电位为0v。

48、进一步的改进是，步骤三中，所述第二次电荷释放模块采用放电模块实现。

49、本发明在对操作电压进行电荷释放的过程中先进行电荷对冲放电，电荷对冲放电将至少两个以上如全部操作电压连接在一起进行放电，电荷对冲放电中，各操作电压对应的连线之间不会产生由寄生电阻和寄生电容形成的电压耦合，从而能消除由于电压耦合造成的操作电压上升过高而带来的操作损伤，例如消除闪存的擦除损伤。

50、第二次电荷释放是在电荷对冲放电完成之后进行的，由于经过电荷对冲后，剩余电荷未完全释放的操作电压会降低，故第二次电荷释放中放电的各操作电压之间的电压耦合减小，由于操作电压和对应的耦合电压都变小，故在第二次电荷释放中也同样能消除操作损伤。在保证不产生操作损伤的条件下，第二次电荷释放的速率会比电荷对冲放电快，故通过设置第二次电荷释放能减小释放电压所需时间。