半导体裸片、多芯片封装件和存储系统的制作方法

在本文中描述的本公开的实施例涉及半导体裸片(die)，更具体地，涉及被配置为控制另一半导体裸片的片上端接(on-die termination，odt)的半导体裸片和包括该半导体裸片的半导体器件。

背景技术：

1、即使母板上的端接电阻器可以能够减少信号线上的一些信号的反射，但是端接电阻器可能无法防止由连接到模块卡(例如，dram模块)的组件的短截线(stub line)引起的信号反射。

2、从控制器传播到模块卡的组件的信号可能在连接到组件的短截(或连接节点)处经历阻抗不连续。沿着信号线和短截传播到组件(例如，dram的组件)的信号可能再次被反射到信号线，由此导致向信号引入非预期的噪声。

3、然而，根据片上端接(odt)技术，用于传输线的阻抗匹配的端接电阻器可以设置在半导体芯片(或半导体裸片)内，而不是在印刷电路板(pcb)或母板上。

4、因此，odt可以减少设置在母板上的电阻器元件的数目和复杂的布线。因此，odt可以使系统设计更简单并且更具成本效益。

技术实现思路

1、本公开的一些实施例可以提供一种控制另一半导体裸片的片上端接(odt)以减小功耗的半导体裸片以及包括该半导体裸片的半导体器件。

2、根据实施例，一种半导体裸片包括：第一引脚，所述第一引脚被配置为将第一片上端接(odt)控制信号输出到第二半导体裸片，所述第二半导体裸片包括多个第二odt电路，每个所述第二odt电路具有对所述第一odt控制信号作出响应的odt；以及第二引脚，所述第二引脚被配置为接收从所述第二半导体裸片输出的第二odt控制信号，所述半导体裸片包括多个第一odt电路，每个所述第一odt电路具有对所述第二odt控制信号作出响应的odt。

3、所述半导体裸片还包括odt控制信号生成电路，所述odt控制信号生成电路被配置为生成所述第一odt控制信号，所述第一odt控制信号在所述半导体裸片执行第一读取操作时在从所述半导体裸片输出与突发长度对应的读取数据的第一位之前被激活，并且在输出所述读取数据的最后位之后被去激活，并且所述odt控制信号生成电路进一步被配置为将所述第一odt控制信号输出到所述第一引脚。

4、根据实施例，一种多芯片封装件包括：第一半导体裸片；以及第二半导体裸片。所述第一半导体裸片包括：第一引脚，所述第一引脚被配置为将第一片上端接(odt)控制信号输出到第二半导体裸片，所述第二半导体裸片包括多个第二odt电路，每个所述第二odt电路具有对所述第一odt控制信号作出响应的odt；以及第二引脚，所述第二引脚被配置为接收从所述第二半导体裸片输出的第二odt控制信号，所述第一半导体裸片包括多个第一odt电路，每个所述第一odt电路具有对所述第二odt控制信号作出响应的odt。

5、所述第二半导体裸片包括第三引脚和第四引脚，所述第三引脚被配置为接收从所述第一半导体裸片输出的所述第一odt控制信号，所述第四引脚被配置为将所述第二odt控制信号输出到所述第一半导体裸片。

6、根据实施例，一种存储系统包括：多芯片封装件，所述多芯片封装件包括第一半导体裸片和第二半导体裸片；以及存储控制器，所述存储控制器被配置为控制所述多芯片封装件的操作。所述第一半导体裸片包括：第一引脚，所述第一引脚被配置为将第一片上端接(odt)控制信号输出到所述第二半导体裸片，所述第二半导体裸片包括多个第二odt电路，每个所述第二odt电路具有对所述第一odt控制信号作出响应的odt；以及第二引脚，所述第二引脚被配置为接收从所述第二半导体裸片输出的第二odt控制信号，所述第一半导体裸片包括多个第一odt电路，每个所述第一odt电路具有对所述第二odt控制信号作出响应的odt。

7、所述第二半导体裸片包括第三引脚和第四引脚，所述第三引脚被配置为接收从所述第一半导体裸片输出的所述第一odt控制信号，所述第四引脚被配置为将所述第二odt控制信号输出到所述第一半导体裸片。

技术特征：

1.一种半导体裸片，所述半导体裸片包括：

2.根据权利要求1所述的半导体裸片，所述半导体裸片还包括：

3.根据权利要求2所述的半导体裸片，所述半导体裸片还包括：

4.根据权利要求3所述的半导体裸片，所述半导体裸片还包括：

5.一种多芯片封装件，所述多芯片封装件包括：

6.根据权利要求5所述的多芯片封装件，其中，所述第一半导体裸片还包括：

7.根据权利要求6所述的多芯片封装件，其中，所述第一半导体裸片还包括：

8.根据权利要求7所述的多芯片封装件，其中，所述第一半导体裸片还包括连接电路，所述连接电路被配置为：

9.根据权利要求7所述的多芯片封装件，其中，所述第二半导体裸片包括：

10.根据权利要求9所述的多芯片封装件，所述多芯片封装件还包括：

11.根据权利要求9所述的多芯片封装件，其中，所述第二半导体裸片还包括第二片上端接控制信号生成电路，所述第二片上端接控制信号生成电路被配置为：

12.根据权利要求11所述的多芯片封装件，其中，所述第二半导体裸片还包括：

13.根据权利要求12所述的多芯片封装件，其中，所述第二半导体裸片还包括连接电路，所述连接电路被配置为：

14.一种存储系统，所述存储系统包括：

15.根据权利要求14所述的存储系统，其中，所述第二半导体裸片包括：

16.根据权利要求15所述的存储系统，其中，所述多芯片封装件还包括：

17.根据权利要求15所述的存储系统，其中，所述第一半导体裸片还包括：

18.根据权利要求17所述的存储系统，其中，所述第二半导体裸片还包括：

19.根据权利要求15所述的存储系统，其中，所述第二半导体裸片还包括：

20.根据权利要求19所述的存储系统，其中，所述第一半导体裸片还包括：

技术总结提供了半导体裸片、多芯片封装件和存储系统。所述半导体裸片包括：第一引脚，所述第一引脚被配置为将第一片上端接(ODT)控制信号输出到第二半导体裸片，所述第二半导体裸片包括多个第二ODT电路，每个所述第二ODT电路具有对所述第一ODT控制信号作出响应的ODT；以及第二引脚，所述第二引脚被配置为接收从所述第二半导体裸片输出的第二ODT控制信号，所述半导体裸片包括多个第一ODT电路，每个所述第一ODT电路具有对所述第二ODT控制信号作出响应的ODT。技术研发人员：吴台荣受保护的技术使用者：三星电子株式会社技术研发日：技术公布日：2024/1/15