基于反相器的双节点翻转加固的SRAM单元

本发明涉及纳米集成电路抗软错误加固锁存，尤其涉及一种基于反相器的双节点翻转加固的sram单元。

背景技术：

1、近年微电子制造工艺的发展，使得集成电路进入纳米时代。在纳米工艺下，晶体管的特征尺寸不断缩小，使得集成电路在功耗，性能得以提升，但同时也导致集成电路更容易受到空间辐射的干扰，即更容易发生软错误。软错误是指在硬件电路没有发生损坏情况下，电路节点的逻辑状态由于受到外界的干扰而发生改变。软错误的发生，主要来自空间辐射中高能粒子的干扰，如中子、α粒子、质子、重离子和电子。所以电路的加固技术在航空航天方面得到广泛应用。

2、在集成电路单元的抗辐射加固方面，相关研究人员更倾向于把目光投向sram单元的设计上。由于sram单元结构简单，在纳米工艺下，未经加固的sram单元在环境复杂，干扰性较强的空间辐射环境下，极易发生节点逻辑翻转，甚至是多节点翻转，这给纳米级sram单元的设计与应用带来了巨大的挑战。也正是因为如此，对于抗多节点加固sram单元的设计，也应提上日程。

3、目前，已经有许多抗多节点翻转的sram单元设计问世，但这些sram单元大都存在以下问题：一是部分sram不能提供完全的snu加固的能力；二是有些sram的开销较大，特别是读访问时间，写访问时间和功耗；三是为了减轻snu的影响，一些sram不得不使用额外的技术，如对一些晶体管的敏感和不敏感节点进行估算。这些解决方案增加了区域开销和设计复杂性。

技术实现思路

1、本发明旨在至少在一定程度上解决相关技术中的技术问题之一。为此，本发明的一个目的在于提出一种基于反相器的双节点翻转加固的sram单元，使用了六个传输管和环形结构，sram单元节省读延迟和写延迟，环形结构产生的正反馈循环使sram单元从软错误中恢复。

2、根据本发明提出的一种基于反相器的双节点翻转加固的sram单元，包括单循环存储模块和六个传输管；所述单循环存储模块由六个二输入反相器组成，包括第一反相器inv1、第二反相器inv2、第三反相器inv3、第四反相器inv4、第五反相器inv5、第六反相器inv6；所述六个传输管包括第一传输管n7、第二传输管n8、第三传输管n9、第四传输管n10、第五传输管n11、第六传输管n12；所述第一传输管n7、第二传输管n8、第三传输管n9、第四传输管n10、第五传输管n11、第六传输管n12的栅极均作为sram单元读写数据的开关，漏极连接位线控制读写的数据，源极分别连接存储模块的存储节点。

3、优选地，所述第一反相器inv1的第一信号输出端分别与所述第四反相器inv4的输入端n4和所述第六反相器inv6的输入端p6相连；

4、所述第二反相器inv2的信号输出端分别与所述第一反相器inv1的输入端n1和所述第五反相器inv5的输入端p5相连；

5、所述第三反相器inv3的信号输出端分别与所述第二反相器inv2的输入端n2和所述第四反相器inv4的输入端p4相连；

6、所述第四反相器inv4的信号输出端分别与所述第三反相器inv3的输入端p3和所述第五反相器inv5的输入端n5相连；

7、所述第五反相器inv5的信号输出端分别与所述第二反相器inv2的输入端p2和所述第六反相器inv6的输入端n6相连；

8、所述第六反相器inv6的信号输出端分别与所述第一反相器inv1的输入端p1和所述第三反相器inv3的输入端n3相连。

9、优选地，所述第一反相器inv1的第一信号输出端分别与所述第四反相器inv4的输入端p4和所述第六反相器inv6的输入端n6相连；

10、所述第二反相器inv2的信号输出端分别与所述第一反相器inv1的输入端p1和所述第五反相器inv5的输入端n5相连；

11、所述第三反相器inv3的信号输出端分别与所述第二反相器inv2的输入端p2和所述第四反相器inv4的输入端n4相连；

12、所述第四反相器inv4的信号输出端分别与所述第三反相器inv3的输入端n3和所述第五反相器inv5的输入端p5相连；

13、所述第五反相器inv5的信号输出端分别与所述第二反相器inv2的输入端n2和所述第六反相器inv6的输入端p6相连；

14、所述第六反相器inv6的信号输出端分别与所述第一反相器inv1的输入端n1和所述第三反相器inv3的输入端p3相连。

15、优选地，所述第一传输管n7的源极与所述单循环存储模块的存储节点i1相连，所述第一传输管n7的栅极与字线wl相连，所述第一传输管n7的漏极与位线bl相连；

16、所述第二传输管n8的源极与所述单循环存储模块的存储节点i2相连，所述第二传输管n8的栅极与字线wl相连，所述第二传输管n8的漏极与位线bln相连；

17、所述第三传输管n9的源极与所述单循环存储模块的存储节点i3相连，所述第三传输管n9的栅极与字线wl相连，所述第三传输管n9的漏极与位线bl相连；

18、所述第四传输管n10的源极与所述单循环存储模块的存储节点i4相连，所述第四传输管n10的栅极与字线wl相连，所述第四传输管n10的漏极与位线bln相连；

19、所述第五传输管n11的源极与所述单循环存储模块的存储节点i5相连，所述第五传输管n11的栅极与字线wl相连，所述第五传输管n11的漏极与位线bl相连；

20、所述第六传输管n12的源极与所述单循环存储模块的存储节点i6相连，所述第六传输管n12的栅极与字线wl相连，所述第六传输管n12的漏极与位线bln相连。

21、优选地，所述单循环存储模块内部构成大环路，所述大环路节点信号流向为i1→i6→i3→i4→i5→i2→i1，上一个节点的值正反馈到下一个节点的值，以此保持整个单元的值。

22、优选地，所述单循环存储模块内部构成大环路，所述大环路节点信号流向为i1→i2→i5→i4→i3→i6→i1，上一个节点的值正反馈到下一个节点的值，以此保持整个单元的值。

23、优选地，六个所述二输入反相器的结构相同，所述第一反相器inv1由一个pmos管mp1和一个nmos管mn1组成；其中，pmos管mp1的漏极与nmos管mn1的漏极相连接，连接点为第一反相器inv1的信号输出端；pmos管mp1的源极和pmos管mp1的衬底均连接电源vdd；nmos管mn1的衬底和nmos管mn1的源极均接地。

24、优选地，当字线wl＝0，sram单元进入锁存模式，单元的值通过循环的正反馈被存住，当字线wl＝1，sram单元进入读写模式，当位线bl＝1，bln＝0时，向sram单元写入值1；当位线bl＝1，bln＝0时，向sram单元写入值0；当对位线bl和bln预充电至1时，通过放电后bl和bln的差值判断sram单元内存储的值。

25、本发明中的有益效果是：

26、(1)可靠性高，所有节点均可容忍单节点翻转并且可加固的，有多对节点对可容忍双节点翻转并且可加固的；

27、(2)使用较少mos管，与现有sram单元相比，降低了功耗开销，并且提升了sram单元容忍能力，具有更为优越的性能。第三，具有低延迟性，由于使用了六个传输管，因此在透明模式下，位线bl/bln的电压变化更快，读写速度也因此变快，因此传输延迟低。