振荡信号生成电路及使用其的半导体装置的制作方法

多种实施例总体涉及集成电路技术，更具体地涉及振荡信号生成电路及使用其的半导体装置。

背景技术：

1、电子设备包括许多电子元件，作为电子设备的计算机系统包括许多半导体装置，每个半导体装置通过半导体进行配置。对计算机系统进行配置的半导体装置可以通过发送和接收时钟信号和数据而彼此通信。半导体装置可以与时钟信号同步地操作。时钟信号可以由振荡器、锁相环电路等中的一个来生成。

2、半导体装置可以通过接收系统时钟信号而执行多种操作。为了在内部使用系统时钟信号，半导体装置可以从系统时钟信号生成多个内部时钟信号。多个内部时钟信号可以通过系统时钟信号的分频或通过系统时钟信号的增频而生成。多个内部时钟信号可以通过多个时钟路径而生成。通常，多个时钟路径可以被设计为具有相同的元件和相同的结构。然而，多个时钟路径可能由于工艺变化或劣化而具有不同的延迟量。这些不同的延迟量可以导致多个内部时钟信号之间的相位偏差，其可以减小与多个内部时钟信号同步地传输的信号的有效窗口或持续时间。因此，每个半导体装置可以具有用于校正多个内部时钟信号之间的相位偏差的配置。

技术实现思路

1、在一个实施例中，一种振荡信号生成电路可以包括第一时钟延迟电路、定时控制电路和振荡驱动器。所述第一时钟延迟电路可以被配置为将振荡信号进行延迟以生成第一控制信号。所述定时控制电路可以被配置为将所述振荡信号延迟固定延迟量以生成第二控制信号。所述振荡驱动器可以被配置为基于所述第一控制信号将所述振荡信号驱动至第一逻辑电平，以及被配置为基于所述第二控制信号将所述振荡信号驱动至第二逻辑电平。

2、在一个实施例中，一种振荡信号生成电路可以包括第一时钟延迟电路、第一定时控制电路、第二定时控制电路和振荡驱动器。所述第一时钟延迟电路可以被配置为将振荡信号进行延迟。所述第一定时控制电路可以被配置为从所述第一时钟延迟电路接收输出信号以生成第一控制信号。所述第二定时控制电路可以被配置为将所述振荡信号延迟固定延迟量以生成第二控制信号。所述振荡驱动器可以被配置为基于所述第一控制信号将所述振荡信号驱动至第一逻辑电平，以及被配置为基于所述第二控制信号将所述振荡信号驱动至第二逻辑电平。

3、在一个实施例中，一种振荡信号生成电路可以包括第一时钟延迟电路、第二时钟延迟电路、选择电路、定时控制电路和振荡驱动器。所述第一时钟延迟电路可以被配置为将振荡信号进行延迟。所述第二时钟延迟电路可以被配置为将所述振荡信号进行延迟。所述选择电路可以被配置为基于选择信号输出来自所述第一时钟延迟电路的输出信号和来自所述第二时钟延迟电路的输出信号之一作为第一控制信号。所述定时控制电路可以被配置为将所述振荡信号延迟固定延迟量以生成第二控制信号。所述振荡驱动器可以被配置为基于所述第一控制信号和所述第二控制信号生成所述振荡信号。

4、在一个实施例中，一种振荡信号生成电路可以包括第一时钟延迟电路、置位脉冲生成电路、复位脉冲生成电路和振荡驱动器。所述第一时钟延迟电路可以被配置为将振荡信号进行延迟。所述置位脉冲生成器可以被配置为基于来自所述第一时钟延迟电路的输出而生成与所述振荡信号的上升沿和下降沿之一同步的置位脉冲信号。所述复位脉冲生成器可以被配置为接收所述置位脉冲信号以及被配置为生成复位脉冲信号。所述振荡驱动器可以被配置为基于所述置位脉冲信号将所述振荡信号驱动至第一逻辑电平，以及被配置为基于所述复位脉冲信号将所述振荡信号驱动至第二逻辑电平。

5、在一个实施例中，一种振荡信号生成电路可以包括第一时钟延迟电路、第二时钟延迟电路、选择电路、置位脉冲生成器、复位脉冲生成电路和振荡驱动器。所述第一时钟延迟电路可以被配置为将振荡信号进行延迟。所述第二时钟延迟电路可以被配置为将所述振荡信号进行延迟。所述选择电路可以被配置为基于选择信号输出来自所述第一时钟延迟电路的输出信号和来自所述第二时钟延迟电路的输出信号之一。所述置位脉冲生成器可以被配置为接收来自所述选择电路的输出信号，以及被配置为生成与所述振荡信号的上升沿和下降沿之一同步的置位脉冲信号。所述复位脉冲生成器可以被配置为基于所述置位脉冲信号生成复位脉冲信号。所述振荡驱动器可以被配置为基于所述置位脉冲信号和所述复位脉冲信号生成所述振荡信号。

6、在一个实施例中，一种半导体装置可以包括第一时钟延迟电路、第二时钟延迟电路、振荡控制电路和延迟信息生成电路。所述第一时钟延迟电路可以被配置为将振荡信号进行延迟以生成第一输出时钟信号。所述第二时钟延迟电路可以被配置为基于延迟控制信号将所述振荡信号进行延迟以生成第二输出时钟信号。所述振荡控制电路可以被配置为基于所述第一输出时钟信号和所述第二输出时钟信号之一控制所述振荡信号从第二逻辑电平转变至第一逻辑电平，以及被配置为基于通过将所述振荡信号延迟固定延迟量而生成的信号来控制所述振荡信号从所述第一逻辑电平转变至所述第二逻辑电平。所述延迟信息生成电路可以被配置为基于通过所述第一时钟延迟电路生成的所述振荡信号和通过所述第二时钟延迟电路生成的所述振荡信号来生成所述延迟控制信号。

7、在一个实施例中，一种半导体装置可以包括第一时钟延迟电路、第二时钟延迟电路、振荡控制电路和延迟信息生成电路。所述第一时钟延迟电路可以被配置为将振荡信号进行延迟以生成第一输出时钟信号。所述第二时钟延迟电路可以被配置为基于延迟控制信号将所述振荡信号进行延迟以生成第二输出时钟信号。所述振荡控制电路可以被配置为基于所述第一输出时钟信号和所述第二输出时钟信号之一生成置位脉冲信号以控制所述振荡信号从第二逻辑电平转变至第一逻辑电平,以及被配置为基于所述置位脉冲信号生成复位脉冲信号以控制所述振荡信号从所述第一逻辑电平转变至所述第二逻辑电平。所述延迟信息生成电路可以被配置为基于通过所述第一时钟延迟电路生成的所述振荡信号和通过所述第二时钟延迟电路生成的所述振荡信号生成所述延迟控制信号。

技术特征：

1.一种振荡信号生成电路，包括：

2.根据权利要求1所述的振荡信号生成电路，其中，所述定时控制电路包括：

3.根据权利要求2所述的振荡信号生成电路，其中，所述延迟复制单元是通过对所述第一时钟延迟电路建模而设计的。

4.根据权利要求1所述的振荡信号生成电路，还包括第二脉冲生成器，所述第二脉冲生成器从所述第一时钟延迟电路接收输出信号，以基于所述振荡信号的从所述第一逻辑电平转变至所述第二逻辑电平的边沿而生成所述第一控制信号。

5.根据权利要求1所述的振荡信号生成电路，还包括：

6.根据权利要求5所述的振荡信号生成电路，还包括第二脉冲生成器，所述第二脉冲生成器从所述选择电路接收输出信号，以基于所述振荡信号的从所述第一逻辑电平转变至所述第二逻辑电平的边沿而生成所述第一控制信号。

7.一种振荡信号生成电路，包括：

8.根据权利要求7所述的振荡信号生成电路，其中，所述第一定时控制电路包括第一脉冲生成器，所述第一脉冲生成器从所述第一时钟延迟电路接收输出信号以及基于所述振荡信号的从所述第一逻辑电平转变至所述第二逻辑电平的边沿而生成所述第一控制信号。

9.根据权利要求7所述的振荡信号生成电路，其中，所述第二定时控制电路包括：

10.根据权利要求9所述的振荡信号生成电路，其中，所述延迟复制单元是通过对所述第一时钟延迟电路建模而设计的。

11.根据权利要求7所述的振荡信号生成电路，还包括：

12.一种振荡信号生成电路，包括：

13.根据权利要求12所述的振荡信号生成电路，其中，所述定时控制电路包括：

14.根据权利要求13所述的振荡信号生成电路，其中，所述延迟复制单元是通过对所述第一时钟延迟电路和所述第二时钟延迟电路中的至少一个建模而设计的。

15.根据权利要求13所述的振荡信号生成电路，还包括第二脉冲生成器，所述第二脉冲生成器从所述选择电路接收输出信号，以基于所述振荡信号的从所述第一逻辑电平转变至所述第二逻辑电平的边沿而生成所述第一控制信号。

16.根据权利要求12所述的振荡信号生成电路，其中，所述振荡驱动器基于所述第一控制信号将所述振荡信号驱动至第一逻辑电平，以及基于所述第二控制信号将所述振荡信号驱动至第二逻辑电平。

17.一种振荡信号生成电路，包括：

18.根据权利要求17所述的振荡信号生成电路，其中，所述复位脉冲信号在所述置位脉冲信号被禁止时被使能。

19.根据权利要求17所述的振荡信号生成电路，还包括：

20.一种振荡信号生成电路，包括：

21.根据权利要求20所述的振荡信号生成电路，其中，所述复位脉冲信号在所述置位脉冲信号被禁止时被使能。

22.根据权利要求20所述的振荡信号生成电路，其中，所述振荡驱动器基于所述置位脉冲信号将所述振荡信号驱动至第一逻辑电平，以及基于所述复位脉冲信号将所述振荡信号驱动至第二逻辑电平。

23.一种半导体装置，包括：

24.根据权利要求23所述的半导体装置，其中，所述第一时钟延迟电路在正常模式中将第一相位时钟信号进行延迟以生成所述第一输出时钟信号，以及在补偿模式中将所述振荡信号进行延迟以生成所述第一输出时钟信号。

25.根据权利要求24所述的半导体装置，其中，所述第二时钟延迟电路在所述正常模式中将第二相位时钟信号进行延迟以生成所述第二输出时钟信号，以及在所述补偿模式中将所述振荡信号进行延迟以生成所述第二输出时钟信号。

26.根据权利要求23所述的半导体装置，其中，所述振荡控制电路包括：

27.根据权利要求26所述的半导体装置，其中，所述定时控制电路包括：

28.根据权利要求27所述的半导体装置，其中，所述延迟复制单元是通过对所述第一时钟延迟电路和所述第二时钟延迟电路中的至少一个建模而设计的。

29.根据权利要求26所述的半导体装置，还包括第二脉冲生成器，所述第二脉冲生成器基于来自所述选择电路的输出信号、基于所述振荡信号的从所述第一逻辑电平转变至所述第二逻辑电平的边沿而生成所述第一控制信号。

30.根据权利要求23所述的半导体装置，其中，所述振荡控制电路包括：

31.根据权利要求30所述的半导体装置，其中，所述第一定时控制电路包括第一脉冲生成器，所述第一脉冲生成器从所述第一时钟延迟电路接收输出信号以及基于所述振荡信号的从所述第一逻辑电平转变至所述第二逻辑电平的边沿而生成所述第一控制信号。

32.根据权利要求30所述的半导体装置，其中，所述第二定时控制电路包括：

33.根据权利要求32所述的半导体装置，其中，所述延迟复制单元是通过对所述第一时钟延迟电路和所述第二时钟延迟电路中的至少一个建模而设计的。

34.一种半导体装置，包括：

35.根据权利要求34所述的半导体装置，其中，所述第一时钟延迟电路在正常模式中将第一相位时钟信号进行延迟并且生成所述第一输出时钟信号，以及在补偿模式中将所述振荡信号进行延迟并且生成所述第一输出时钟信号。

36.根据权利要求35所述的半导体装置，其中，所述第二时钟延迟电路在所述正常模式中将所述第二相位时钟信号进行延迟以生成所述第二输出时钟信号，以及在所述补偿模式中将所述振荡信号进行延迟以生成所述第二输出时钟信号。

37.根据权利要求34所述的半导体装置，其中，所述振荡控制电路包括：

38.根据权利要求37所述的半导体装置，其中，所述复位脉冲信号在所述置位脉冲信号被禁止时被使能。

39.根据权利要求37所述的半导体装置，其中，所述振荡驱动器基于所述置位脉冲信号将所述振荡信号驱动至所述第一逻辑电平，以及基于所述复位脉冲信号将所述振荡信号驱动至所述第二逻辑电平。

技术总结本公开涉及一种振荡信号生成电路及使用其的半导体装置。振荡信号生成电路基于通过经由时钟延迟电路将振荡信号进行延迟而生成的第一控制信号将振荡信号驱动至第一逻辑电平，以及基于通过将振荡信号延迟固定延迟量而生成的第二控制信号将振荡信号驱动至第二逻辑电平。技术研发人员：赵善起,徐杨淏,吴益秀受保护的技术使用者：爱思开海力士有限公司技术研发日：技术公布日：2024/1/15