一种写入电路与一种读取电路的制作方法

本技术涉及一种内存器与集成电路。

背景技术：

1、在一些非易失性内存组件中，信息的每一个位存储于具有两种状态的内存组件中。非易失性内存装置的实例包括相变随机存取内存(phase change random accessmemory，pcram)装置、电阻式随机存取内存(resistive random access memory，rram)装置及磁阻式随机存取内存(magnetoresistive random access memory，mram)装置。内存组件的两种状态可具有不同的数据保存失效率(retention failure rate)。

2、须注意的是，“先前技术”段落的内容是用来帮助了解本实用新型。在“先前技术”段落所揭露的部份内容(或全部内容)可能不是所属技术领域中具有通常知识者所知道的习知技术。在“先前技术”段落所揭露的内容，不代表该内容在本实用新型申请前已被所属技术领域中具有通常知识者所知悉。

技术实现思路

1、本实用新型提供一种内存器与集成电路。

2、本实用新型的一些实施例提供一种集成电路。所述集成电路包括具有存储单元的内存器、写入路径开关、被配置成接收数据集的数据的写入端子、以及写入驱动器。在所述集成电路中，存储单元具有更优选状态及次优选状态。写入路径开关被配置成具有由可靠性指示符号确定的连接状态。写入驱动器具有输入，所述输入被配置成经由由写入路径开关的连接状态确定的第一写入路径或第二写入路径自写入端子接收输入数据。写入驱动器能够操作来将输入数据的输入位写入至所述存储单元中作为所存储的位。经由第一写入路径接收的输入数据被配置成等于写入端子处的数据，并且经由第二写入路径接收的输入数据被配置成是写入端子处的数据的按位补码。在所述集成电路中，可靠性指示符号被配置成基于数据中的多数位值或基于数据中的少数位值来设置。

3、本实用新型的一些实施例提供一种内存器。内存器包括存储单元以及感测放大器。存储单元包括与所述存储单元中所存储的数据相关联的可靠性指示符号，其中每一所述存储单元具有更优选状态及次优选状态。感测放大器被配置成经由所述感测放大器并经由基于所述可靠性指示符号所选择的第一读取路径或第二读取路径读取所述存储单元中所存储的位，其中所述感测放大器被配置成自所存储的所述位产生感测位，所述第一读取路径被配置成当选择所述第一读取路径时自所述感测位产生第一输出位，并且所述第二读取路径被配置成当选择所述第二读取路径时自所述感测位产生第二输出位；且其中，在选择了所述第一读取路径时自所述感测位产生的所述第一输出位被配置成是在选择了所述第二读取路径时自所述感测位产生的所述第二输出位的按位补码。

4、基于上述，本实用新型的诸实施例用以解决当数据被存储至内存器中时，将数据的每一位存储于内存器的存储单元中会影响数据可靠性的问题。由于存储单元具有更优选状态(更佳的选择状态)及次优选状态(次佳的选择状态)。与次优选状态相比，更优选状态更不易出现保持错误。资料中的二进制一及二进制零中的每一者被辨识为多数位值或少数位值。在数据中找到多数位值的概率大于在数据中找到少数位值的概率。若数据的位具有多数位值，则以更优选状态将数据的位存储至存储单元中；相反地，若数据的位具有少数位值，则以次优选状态将数据的位存储至存储单元中。而可靠性指示符号用于指示二进制一或二进制零是否为多数位值，或者相反地用于指示二进制一或二进制零是否为少数位值。集成电路根据可靠性指示符号将数据写入至内存器中以及自内存器读出所存储的数据。

5、为让本实用新型的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。

1.一种写入电路，其特征在于，包括：

2.根据权利要求1所述的写入电路，更包括：

3.根据权利要求2所述的写入电路，其中所述可靠性指示符号锁存器将一位指示符信号储存为所述可靠性指示符号。

4.根据权利要求1所述的写入电路，其中所述第二写入路径包括反相器耦接于所述写入端子与所述写入路径开关之间，用以将所述输入数据反相后提供至所述写入路径开关。

5.一种读取电路，其特征在于，包括：

6.根据权利要求5所述的读取电路，更包括：

7.根据权利要求6所述的读取电路，更包括：

8.根据权利要求7所述的读取电路，更包括：

9.根据权利要求6所述的读取电路，其中所述可靠性指示符号锁存器将一个或两个指示符号位储存为所述可靠性指示符号。

10.根据权利要求5所述的读取电路，其中所述第二读取路径包括反相器耦接于所述感测放大器与所述读取端子之间，用以将所述感测放大器的输出反相后提供至所述读取端子。