一种用于DDR4内存条供电电路的制作方法

本技术设计涉及电路板的，尤其涉及用于ddr4内存条供电电路。

背景技术：

1、随着工业制造的快速发展，人们对ddr4内存条供电性能越来越高，由于ddr4内存条应用于服务器开发以及公司的存储读取方面，在市场以及研发上起到很大的作用，由于当前的ddr4内存条设置的rdimm模块直接适配与服务器的cpu相连接且邻近，服务器在进行通电工作时，cpu在进行运行时容易发热，从而影响主板上设置的rdimm模块的正常使用，且在服务器本身需要加装多个内存条，在安装内存条时对服务器的主板冲击力较大，容易对rdimm模块造成损坏，且服务器本身密封性较强，内存条以及安装于内存条一侧的rdimm模块会收到冷热冲击的损害，一般的服务器平台体积过大，进行可靠性测试后，服务器整体供电不稳定，容易造成主板受损，由于服务器以及主板的维修成本较高，无法对温度、湿度、以及高电压进行稳定测试，市场上现有的服务器存在使用过程中的ddr4内存条的测试可靠性较差的问题。

技术实现思路

1、本实用新型公开的用于ddr4内存条供电电路，目的在于克服现有技术存在对ddr4内存条测试可靠性较差的问题。

2、一种用于ddr4内存条供电电路，其中，所述电路包括主控芯片，以及分别与主控芯片相连接的转换电路、输入保护电路、异常指示电路；

3、所述异常指示电路包括：第一电源、第一电阻、三极管、第二电阻、发光二极管，所述主控芯片的vvd1端口作为所述异常指示电路的起始点，所述主控芯片的vvd1端口连接所述第一电阻的一端，所述第一电阻的另一端连接所述三极管的基极，所述三极管的发射极接地，所述三极管的集电极同时连接所述第二电阻的一端以及所述发光二极管的正极，所述第二电阻另一端连接所述第一电源，所述发光二极管的负极接地：

4、所述输入保护电路包括：第一连接器、第二连接器、第二电源、mos管、瞬态二极管、第一电容、第二电容、第三电容、第三电阻、第四电阻，所述第一连接器的第一连接端同时连接所述第二连接器的第一连接端、所述瞬态二极管的正极以及所述mos管漏极，所述第一连接器的第二连接端同时连接所述第二连接器的第二连接端、所述第二连接器的第三连接端、所述瞬态二极管的负极、所述第四电阻的一端、所述第二电容的一端、所述第三电容的一端，所述mos管的源极同时连接所述第一电容的另一端、所述第三电阻的另一端、所述第二电源的电源输出端、所述第二电容的另一端、所述第三电容的另一端，所述mos管的栅极同时连接所述第一电容的一端、所述第三电阻的另一端以及所述第四电阻的另一端，所述第一连接器的一端连接所述主控芯片的vtt端口。

5、所述的用于ddr4内存条供电电路，其中，所述转换电路包括分控芯片以及分别与所述分控芯片相连接的第一调整电路以及第二调整电路，所述第一调整电路包括：第三电源、第四电容、第五电容、第五电阻、第六电阻、第七电阻，所述第三电源的电源输出端同时连接所述第四电容的一端、所述第五电容的一端、所述第五电阻的一端、所述分控芯片的vcc端口以及所述分控芯片的vin端口，所述第四电容另一端以及所述第五电容的另一端均接地，所述第五电阻的另一端同时连接所述第六电阻的一端以及所述分控芯片的en端口，所述第六电阻的另一端接地，且所述分控芯片设置有多个接地端，每一所述接地端均接地。

6、所述的用于ddr4内存条供电电路，其中，所述转换电路还连接有第一芯片保护电路，所述第一芯片保护电路包括：第六电容、第八电阻，所述第六电容以及所述第八电阻均并联设置于所述分控芯片的一侧，且所述第六电容的一端同时连接所述分控芯片的vfb端口以及所述第六电阻的另一端，所述第六电容的另一端同时连接所述第八电阻的一端以及与所述分控芯片相连接的电感的另一端，所述第八电阻的一端连接所述分控芯片的vfb端口以及所述第六电阻的另一端，所述第八电阻的另一端连接所述分控芯片相连接的电感的另一端。

7、所述的用于ddr4内存条供电电路，其中，所述第二调整电路包括：电感、第七电容、第八电容、第九电容、第十电容，所述主控芯片的一端还设置有vdd3端口，所述vdd3端口串联有一个vdd_c端口，所述vdd_c端口作为第二调整电路的起始点，且所述vdd_c端口同时连接所述第八电容的一端、所述第九电容的一端、所述第十电容的一端、所述电感的一端，所述电感的另一端同时连接所述分控芯片的sw1端口、所述分控芯片的sw2端口以及所述第七电容的一端，所述第七电容另一端连接所述分控芯片的vbst端口。

8、所述的用于ddr4内存条供电电路，其中，所述转换电路的一侧连接有第二芯片保护电路，所述芯片保护电路包括：第十一电容、第十二电容，所述第十一电容的一端连接所述分控芯片的ss端口，所述第十一电容的另一端接地，所述第十二电容的一端连接所述分控芯片的vreg5端口，所述第十二电容的另一端接地。

9、所述的用于ddr4内存条供电电路，其中，所述mos管为场效应p-mos管，且所述mos管的漏极以及源极之间串联有一个二极管。

10、所述的用于ddr4内存条供电电路，其中，所述输入保护电路的一端还装配有一个电源适配器，所述电源适配器用于变压。

11、所述的用于ddr4内存条供电电路，其中，所述mos管为场效应p-mos管，所述三极管为npn型三级管。

12、所述的用于ddr4内存条供电电路，其中，所述主控芯片连接有至少两个所述异常指示电路。

13、所述的用于ddr4内存条供电电路，其中，所述第一电源的供电电压为3.3v，且所述第二电源的供电电压为12v。

14、与现有技术相比较，本实用新型具有以下优点：

15、本实用新型的用于ddr4内存条供电电路，包括主控芯片以及与所述主控芯片相连接的输入保护电路以及异常指示电路，通过输入保护电路设置的mos管对多个连接器进行通断控制，且输入保护电路设置的第二电源单独对第一连接器以及第二连接器进行单独供电，从而对主控芯片连接的电压进行通断控制，从而对设置在输入保护电路另一侧的主控芯片进行电压保护，以提高主控芯片的供电稳定性，另外，主控芯片的一端还连接有多个异常指示电路，每一异常指示电路设置有一个发光二极管，异常指示电路设置的发光二极管用于判断对供电电路中的供电电压是否处于稳定电连接状态，每一发光二极管通过三极管进行通断控制，方便用户进行查看电路是否正常连接，提高对ddr4整体供电的稳定性。

技术特征：

1.一种用于ddr4内存条供电电路，其特征在于，所述电路包括主控芯片，以及分别与主控芯片相连接的转换电路、输入保护电路、异常指示电路；

2.根据权利要求1所述的用于ddr4内存条供电电路，其特征在于，所述转换电路包括分控芯片以及分别与所述分控芯片相连接的第一调整电路以及第二调整电路；

3.根据权利要求2所述的用于ddr4内存条供电电路，其特征在于，所述转换电路还连接有第一芯片保护电路，所述第一芯片保护电路包括：第六电容、第八电阻，所述第六电容以及所述第八电阻均并联设置于所述分控芯片的一侧，且所述第六电容的一端同时连接所述分控芯片的vfb端口以及所述第六电阻的另一端，所述第六电容的另一端同时连接所述第八电阻的一端以及与所述分控芯片相连接的电感的另一端，所述第八电阻的一端连接所述分控芯片的vfb端口以及所述第六电阻的另一端，所述第八电阻的另一端连接所述分控芯片相连接的电感的另一端。

4.根据权利要求2所述的用于ddr4内存条供电电路，其特征在于，所述第二调整电路包括：电感、第七电容、第八电容、第九电容、第十电容，所述主控芯片的一端还设置有vdd3端口，所述vdd3端口串联有一个vdd_c端口，所述vdd_c端口作为第二调整电路的起始点，且所述vdd_c端口同时连接所述第八电容的一端、所述第九电容的一端、所述第十电容的一端、所述电感的一端，所述电感的另一端同时连接所述分控芯片的sw1端口、所述分控芯片的sw2端口以及所述第七电容的一端，所述第七电容另一端连接所述分控芯片的vbst端口。

5.根据权利要求2所述的用于ddr4内存条供电电路，其特征在于，所述转换电路的一侧连接有第二芯片保护电路，所述芯片保护电路包括：第十一电容、第十二电容，所述第十一电容的一端连接所述分控芯片的ss端口，所述第十一电容的另一端接地，所述第十二电容的一端连接所述分控芯片的vreg5端口，所述第十二电容的另一端接地。

6.根据权利要求1所述的用于ddr4内存条供电电路，其特征在于，所述mos管为场效应p-mos管，且所述mos管的漏极以及源极之间串联有一个二极管。

7.根据权利要求1所述的用于ddr4内存条供电电路，其特征在于，所述输入保护电路的一端还装配有一个电源适配器，所述电源适配器用于变压。

8.根据权利要求1所述的用于ddr4内存条供电电路，其特征在于，所述三极管为npn型三级管。

9.根据权利要求1所述的用于ddr4内存条供电电路，其特征在于，所述主控芯片连接有至少两个所述异常指示电路。

10.根据权利要求1所述的用于ddr4内存条供电电路，其特征在于，所述第一电源的供电电压为3.3v，且所述第二电源的供电电压为12v。

技术总结本技术公开了一种用于DDR4内存条供电电路，包括主控芯片以及与所述主控芯片相连接的输入保护电路以及异常指示电路，通过输入保护电路设置的MOS管对多个连接器进行通断控制，且输入保护电路设置的第二电源单独对第一连接器以及第二连接器进行单独供电，进一步对主控芯片连接的电压进行通断控制，从而对设置在输入保护电路另一侧的主控芯片进行电压保护，以提高主控芯片供电稳定性，另外，主控芯片的一端还连接有多个异常指示电路，每一异常指示电路设置有一个发光二极管，发光二极管用于判断对供电电路中的供电电压是否处于稳定电连接状态，每一发光二极管通过三极管进行通断控制，方便用户查看电路是否正常连接，提高对DDR4内存条整体供电稳定性。技术研发人员：韦德忆,汪洋受保护的技术使用者：南宁泰克半导体有限公司技术研发日：20230714技术公布日：2024/1/15