一种10T-MOSFET-SRAM单元、及基于该单元的运算电路结构

本发明涉及集成电路设计，更具体的，涉及：1，一种10t-mosfet-sram单元；2，基于该种10t-mosfet-sram单元的运算电路结构。

背景技术：

1、在人工智能、机器学习和自动驾驶等新兴的大数据应用的发展下，对海量数据的存取和处理有了更高的要求。然而，目前绝大多数计算体系基于冯诺依曼架构，其存储单元和运算单元在物理上分离的特点，需要数据在两者之间进行传输。在现代cmos工艺下，数据在运算单元和存储单元之间传输产生的功耗和延时已经远大于数据处理的功耗和延时。

2、存内计算作为一种新的计算方法将运算与存储融合，有效克服了冯诺依曼架构的弊端，不需要在存储模块和计算模块之间进行频繁的数据传输，从而高效地改善了计算速度，并减少了能耗。近年来，基于6t、8t等单元提出了多种电路结构，实现了数字域、模拟域的存内计算，可以应用于神经网络、机器学习、加密算法等方面。

3、然而，由于电路结构偏向单一，目前大多数电路只能实现特定、单一的功能。另外，目前电路进行bcam寻址时要采用两条预充线分别连接sa，最后再对两个sa结果进行与操作，结构设计相对复杂。

技术实现思路

1、基于此，有必要针对现有电路功能单一的问题，提供一种10t-mosfet-sram单元、基于该单元的运算电路结构及模块。

2、本发明采用以下技术方案实现：

3、第一方面，本发明提供了一种10t-mosfet-sram单元，包括8个nmos管n1～n8、2个pmos管p1～p2。

4、p1的源极连接电源vdd。p2的源极连接电源vdd，p2的栅极连接p1的漏极，p2的漏极连接p1的栅极。n1的源极连接位线bl，n1的漏极连接p1的漏极、并设置有存储节点q，n1的栅极连接字线wl。n2的源极连接位线blb，n2的漏极连接p2的漏极、并设置有存储节点qb，n2的栅极连接字线wl。n3的源极接gnd，n3的漏极连接p1的漏极，n3的栅极连接p1的栅极。n4的源极接gnd，n4的漏极连接p2的漏极，n4的栅极连接p2的栅极。n5的漏极连接预充总线pt，n5的栅极连接p1的漏极。n6的漏极连接预充总线pt，n6的栅极连接p2的漏极。n7的源极连接总线at，n7的漏极连接n5的源极，n7的栅极连接配置信号a。n8的源极连接总线bt，n8的漏极连接n6的源极，n8的栅极连接配置信号b。

5、10t-mosfet-sram单元用于构建运算电路结构。其中，运算电路结构通过配置wl、bl、blb、pt、a、b的信号以进行同一行数据的逻辑运算；逻辑运算包括：或运算、与非运算、异或运算。运算电路结构通过配置wl、bl、blb、pt、at、bt、a、b的信号以进行列寻址。

6、该种10t-mosfet-sram单元的实现根据本公开的实施例的方法或过程。

7、第二方面，本发明公开了基于10t-mosfet-sram单元的运算电路结构，包括2i*2j个、呈阵列分布的如第一方面公开的10t-mosfet-sram单元，i>0，j>0。

8、其中，位于同一行的10t-mosfet-sram单元共用同一条wl、同一条at、同一条bt、同一个a、同一个b。位于同一列的10t-mosfet-sram单元共用同一条pt、同一条bl、同一条blb。运算电路结构的每一列共用同一个sa。

9、该基于10t-mosfet-sram单元的运算电路结构的实现根据本公开的实施例的方法或过程。

10、与现有技术相比，本发明具备如下有益效果：

11、本发明的10t-mosfet-sram单元可以在实现常规的读写功能外，能够组成阵列结构的运算电路，并可以通过配置wl、bl、blb、pt、a、b的信号来进行同一行数据的或、与非、异或运算，还可配置wl、bl、blb、pt、at、bt、a、b的信号以进行列寻址，从而增加了本10t-mosfet-sram单元的功能；并且本发明在进行寻址时只需将pt连接sa，无需其他额外电路即可完成，可降低bcam操作功耗以及延时。

技术特征：

1.一种10t-mosfet-sram单元，包括8个nmos管n1～n8、2个pmos管p1～p2，其特征在于，

2.根据权利要求1所述的10t-mosfet-sram单元，其特征在于，所述10t-mosfet-sram单元的bl、pt与灵敏放大器sa连接。

3.根据权利要求2所述的10t-mosfet-sram单元，其特征在于，所述10t-mosfet-sram单元在保持状态时，bl、blb为高电平，wl为低电平，a、b为低电平，p1、p2、n3、n4构成的锁存结构锁存住q、qb的数据。

4.根据权利要求2所述的10t-mosfet-sram单元，其特征在于，所述10t-mosfet-sram单元在执行写操作时，a、b为低电平；

5.根据权利要求2所述的10t-mosfet-sram单元，其特征在于，所述10t-mosfet-sram单元在执行读操作时，wl为高电平，a、b为低电平，bl被预充到高电平；

6.基于10t-mosfet-sram单元的运算电路结构，其特征在于，包括2i*2j个、呈阵列分布的如权利要求1-5中任一项所述的10t-mosfet-sram单元，i>0，j>0；

7.根据权利要求6所述的基于10t-mosfet-sram单元的运算电路结构，其特征在于，所述运算电路结构进行同一行数据的或运算时，

8.根据权利要求7所述的基于10t-mosfet-sram单元的运算电路结构，其特征在于，所述运算电路结构进行同一行数据的与非运算时，

9.根据权利要求6所述的基于10t-mosfet-sram单元的运算电路结构，其特征在于，所述运算电路结构进行同一行数据的异或运算时，

10.根据权利要求6所述的基于10t-mosfet-sram单元的运算电路结构，其特征在于，所述运算电路结构进行列寻址时，

技术总结本发明涉及集成电路设计技术领域，更具体的，涉及一种10T‑MOSFET‑SRAM单元、及基于该单元的运算电路结构。本发明公开了一种10T‑MOSFET‑SRAM单元，包括8个NMOS管N1～N8、2个PMOS管P1～P2。本发明的单元可以在实现常规的读写功能外，能够组成阵列结构的运算电路，并可以通过配置WL、BL、BLB、PT、A、B的信号来进行同一行数据的或、与非、异或运算，还可配置WL、BL、BLB、PT、AT、BT、A、B的信号以进行列寻址，从而增加了单元的功能；并且本发明在进行寻址时只需将PT连接SA，无需其他额外电路即可完成，可降低BCAM操作功耗以及延时。技术研发人员：蔺智挺,付杰,张秋明,黄震,赵悦,吴秀龙,彭春雨,赵强,高珊,卢文娟,周永亮,戴成虎,郝礼才受保护的技术使用者：安徽大学技术研发日：技术公布日：2024/2/6