存储器测试电路的制作方法

本发明是关于存储器，尤其是关于存储器测试及测试电路。

背景技术：

1、一个具有特定功能的芯片(例如系统单芯片(system on a chip,soc))通常包括逻辑电路、功能寄存器(functional register)以及存储器。功能寄存器是指该芯片在一般操作时(例如执行该特定功能时)会用到的寄存器。在芯片出厂前，对芯片所做的测试一般而言包括扫描测试及存储器内建自我测试(memory built-in self-test,mbist)，但两种测试都无法测试功能寄存器与存储器之间路径上的故障(例如，静态桥接故障(bridgingfault,bf)、转态延迟故障(transition delay fault,tdf)、桥接下降延迟(bridge slow-to-fall,bsf)故障或桥接上升延迟(bridge slow-to-rise,bsr)故障等)。为了测试上述故障，传统的方法是使用随机存取存储器序列(random access memory(ram)sequential)自动测试向量产生(automatic test pattern generation,atpg)工具来产生测试向量，然后使用测试向量通过扫描链对存储器做多个周期的读写。然而，由于扫描链上包括许多逻辑电路，因此产生多个周期的测试向量对atpg的运算复杂度高，影响atpg对存储器的可控制性，造成产生测试向量所需的时间长、测试向量多与测试覆盖率低等问题。

技术实现思路

1、鉴于先前技术的不足，本发明的目的之一在于提供一种存储器测试电路，以改善先前技术的不足。

2、本发明的一实施例提供一种测试电路，用于测试存储器，该存储器的输入端耦接寄存器，且该测试电路通过该寄存器传送数据给该存储器。该测试电路依序执行以下操作：在该存储器的第一地址写入第一数据，其中，该第一地址中的任两个相邻的位为不同电平，且该第一数据中的任两个相邻的位为不同电平；在该存储器的第二地址写入第二数据，其中，该第二地址中的任两个相邻的位为不同电平，且该第二数据中的任两个相邻的位为不同电平；从该第一地址读取出第一输出数据；从该第二地址读取出第二输出数据；以及，确认该第一输出数据及该第二输出数据是否正确。

3、本发明的另一实施例提供一种测试电路，用于测试存储器，该存储器的输入端耦接寄存器，且该测试电路通过该寄存器传送数据给该存储器。该测试电路依序执行以下操作：在该存储器的第一地址写入第一数据，其中，该第一地址的全部位皆为第一电平，且该第一数据的全部位皆为该第一电平；在该存储器的第二地址写入第二数据，其中，该第二地址的全部位皆为第二电平，且该第二数据的全部位皆为该第二电平，该第二电平不等于该第一电平；从该第一地址读取出第一输出数据；从该第二地址读取出第二输出数据；以及，确认该第一输出数据及该第二输出数据是否正确。

4、本发明的另一实施例提供一种测试电路，用于测试存储器，该存储器的输入端耦接寄存器，且该测试电路通过该寄存器传送数据给该存储器。该测试电路依序执行以下操作：在该存储器的目标地址写入第一数据，其中，该目标地址的全部位皆为相同的电平，且该第一数据的全部位皆为相同的电平；在该存储器的该目标地址写入第二数据，其中，该第二数据的全部位皆为相同的电平，且该第二数据不等于该第一数据；从该目标地址读取出输出数据；以及，确认该输出数据是否正确。

5、本发明的实施例所体现的技术手段可以改善先前技术的缺点中的至少一个缺点，因此本发明相较于先前技术可以降低测试向量的复杂度，解决现有技术中的产生测试向量所需的时间长、测试向量多与测试覆盖率低等问题。

6、有关本发明的特征、实施与效果，现配合附图作实施例详细说明如下。

技术特征：

1.一种测试电路，用于测试存储器，该存储器的输入端耦接寄存器，且该测试电路通过该寄存器传送数据给该存储器，该测试电路依序执行以下操作：

2.如权利要求1所述的测试电路，其中，该第一地址的最高位为逻辑1，且该第一数据的最高位为逻辑1。

3.如权利要求2所述的测试电路，其中，该第二地址的最高位为逻辑0，且该第二数据的最高位为逻辑0。

4.一种测试电路，用于测试存储器，该存储器的输入端耦接寄存器，且该测试电路通过该寄存器传送数据给该存储器，该测试电路依序执行以下操作：

5.如权利要求4所述的测试电路，其中，操作(b)还包括控制该存储器的写入使能信号为高电平，且操作(c)还包括控制该存储器的该写入使能信号为低电平，以测试该写入使能信号的下降转态延迟故障。

6.如权利要求4所述的测试电路，其中，该第一电平为高电平，且该第二电平为低电平。

7.如权利要求4所述的测试电路，其中，该第一电平为低电平，且该第二电平为高电平。

8.一种测试电路，用于测试存储器，该存储器的输入端耦接寄存器，且该测试电路通过该寄存器传送数据给该存储器，该测试电路依序执行以下操作：

9.如权利要求8所述的测试电路，其中，该目标地址的全部位皆为低电平，该第一数据的该全部位皆为高电平，且该第二数据的该全部位皆为该低电平。

10.如权利要求8所述的测试电路，其中，该目标地址的全部位皆为低电平，该第一数据的该全部位皆为该低电平，且该第二数据的该全部位皆为高电平。

技术总结本发明公开了一种测试电路，用于测试存储器。该存储器的输入端耦接寄存器，且该测试电路通过该寄存器传送数据给该存储器。该测试电路依序执行以下操作：在该存储器的目标地址写入第一数据，其中，该目标地址的全部位皆为相同的电平，且该第一数据的全部位皆为相同的电平；在该存储器的该目标地址写入第二数据，其中，该第二数据的全部位皆为相同的电平，且该第二数据不等于该第一数据；从该目标地址读取出输出数据；以及，确认该输出数据是否正确。技术研发人员：林盛霖,林士傑受保护的技术使用者：瑞昱半导体股份有限公司技术研发日：技术公布日：2024/5/12