多参考并行读取存储器及读取方法与流程

本申请涉及存储，尤其涉及一种多参考并行读取存储器及读取方法。

背景技术：

1、存储器是用来存储程序和各种数据信息的记忆部件。存储器的读取操作是对存储器的基本操作，存储器的读取操作是指从存储器中获取数据的过程。

2、相关技术中，在读取操作时，主要是通过灵敏放大器将所选择存储器单元电信号与单一参考信号进行比较，然后将比较数据输出，这种存储器读取方式准确性和可靠性比较低。

技术实现思路

1、本申请旨在至少在一定程度上解决相关技术中的技术问题之一。

2、为此，本申请的第一个目的在于提出一种多参考并行读取存储器，以实现从多路错误检测电路输出的数据中选择最终的输出数据并输出，提高了存储器读取的准确性和可靠性。

3、本申请的第二个目的在于提出一种多参考并行读取存储器的读取方法。

4、本申请的第三个目的在于提出一种电子设备。

5、为达上述目的，本申请第一方面实施例提出了一种多参考并行读取存储器，包括：存储单元阵列、位线选择电路、m个灵敏放大器阵列、m路错误检测电路、数据输出选择电路；其中，m为大于1的整数；

6、所述存储单元阵列，包括多个存储单元；

7、所述位线选择电路，包括n个全局位线，所述n个全局位线与每个灵敏放大器阵列连接，读取操作时每个全局位线选择所述存储单元阵列中的一个存储单元，所述n个全局位线输出电信号到每个灵敏放大器阵列；其中，n为正整数；

8、每个灵敏放大器阵列与一路错误检测电路连接，每个灵敏放大器阵列用于将所述n个全局位线输入的电信号与每个灵敏放大器阵列对应的读参考信号进行比较，将比较结果输出到对应的错误检测电路；

9、每路错误检测电路与所述数据输出选择电路连接，每路错误检测电路用于对对应的灵敏放大器阵列输入的比较结果中包括的第一数据进行错误检测，基于检测结果输出第二数据及所述第二数据对应的校验标志信号到所述数据输出选择电路；

10、所述数据输出选择电路，用于基于所述m路错误检测电路输出的校验标志信号，从所述m路错误检测电路输出的第二数据中选择最终数据并输出。

11、为达上述目的，本申请第二方面实施例提出了一种多参考并行读取存储器的读取方法，

12、所述存储器包括：存储单元阵列、位线选择电路、m个灵敏放大器阵列、m路错误检测电路、数据输出选择电路，其中，所述位线选择电路包括n个全局位线，所述n个全局位线与每个灵敏放大器阵列连接，每个灵敏放大器阵列与一路错误检测电路连接，每路错误检测电路与所述数据输出选择电路连接，m为大于1的正整数，n为正整数，所述方法包括：

13、读取操作时每个全局位线选择所述存储单元阵列中的一个存储单元，所述n个全局位线输出电信号到每个灵敏放大器阵列；

14、每个灵敏放大器阵列将所述n个全局位线输入的电信号与每个灵敏放大器阵列对应的读参考信号进行比较，将比较结果输出到对应的错误检测电路；

15、每路错误检测电路对对应的灵敏放大器阵列输入的比较结果中包括的第一数据进行错误检测，基于检测结果输出第二数据及所述第二数据对应的校验标志信号到所述数据输出选择电路；

16、所述数据输出选择电路基于所述m路错误检测电路输出的校验标志信号，从所述m路错误检测电路输出的第二数据中选择最终数据并输出。

17、为达上述目的，本申请第三方面实施例提出了一种电子设备，包括：

18、本申请提供的多参考并行读取存储器及读取方法，通过基于n个全局位线与m个灵敏放大器阵列中每个灵敏放大器阵列连接，每个灵敏放大器与一路错误检测电路连接，每路错误检测电路与数据输出选择电路连接的结构，每个全局位线选择存储单元阵列中的一个存储单元，n个全局位线输出电信号到每个灵敏放大器阵列，每个灵敏放大器阵列将电信号与每个灵敏放大器的读参考信号进行比较，将比较结果输出给相应的错误检测电路，每路错误检测电路对比较结果中的第一数据进行错误检测，基于检测结果输出第二数据及对应的校验标志信号到数据输出选择电路，数据输出选择电路基于每路错误检测电路输出的校验标志信号，从m路错误检测电路输出的第二数据中选择最终数据并输出。由此，每个放大器阵列具有相应的读参考信号，通过多个读参考信号并行从相同存储单元读取数据，并从多路数据中选择最终数据输出，提高了存储器读取的准确性和可靠性。

19、本申请附加的方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本申请的实践了解到。

技术特征：

1.一种多参考并行读取存储器，其特征在于，包括：存储单元阵列、位线选择电路、m个灵敏放大器阵列、m路错误检测电路、数据输出选择电路；其中，m为大于1的整数；

2.根据权利要求1所述的存储器，其特征在于，所述每路错误检测电路，用于：

3.根据权利要求1所述的存储器，其特征在于，所述数据输出选择电路，用于：

4.根据权利要求1所述的存储器，其特征在于，每个灵敏放大器阵列中包括n个灵敏放大器，所述n个全局位线与每个灵敏放大器阵列中n个灵敏放大器一一连接，且每个全局位线与所述m个灵敏放大器阵列中同一读取位数的灵敏放大器连接。

5.根据权利要求1-4中任一项所述的存储器，其特征在于，每个全局位线包括n个选择电路，每个选择电路对应一个存储单元。

6.一种多参考并行读取存储器的读取方法，其特征在于，所述存储器包括：存储单元阵列、位线选择电路、m个灵敏放大器阵列、m路错误检测电路、数据输出选择电路，其中，所述位线选择电路包括n个全局位线，所述n个全局位线与每个灵敏放大器阵列连接，每个灵敏放大器阵列与一路错误检测电路连接，每路错误检测电路与所述数据输出选择电路连接，m为大于1的正整数，n为正整数，所述方法包括：

7.如权利要求6所述的方法，其特征在于，所述对对应的灵敏放大器阵列输入的比较结果中包括的第一数据进行错误检测，基于检测结果输出第二数据及所述第二数据对应的校验标志信号到所述数据输出选择电路，包括：

8.如权利要求6所述的方法，其特征在于，所述基于所述m路错误检测电路输出的校验标志信号，从所述m路错误检测电路输出的第二数据中选择最终数据并输出，包括：

9.如权利要求6所述的方法，其特征在于，每个灵敏放大器阵列中包括n个灵敏放大器，所述n个全局位线与每个灵敏放大器阵列中n个灵敏放大器一一连接，且每个全局位线与所述m个灵敏放大器阵列中同一读取位置的灵敏放大器连接。

10.一种电子设备，其特征在于，包括：如权利要求1-5中任一项所述的存储器。

技术总结本申请提出一种多参考并行读取存储器及读取方法，存储器包括：存储单元阵列、位线选择电路、M个灵敏放大器阵列、M路错误检测电路、数据输出选择电路；位线选择电路包括N个全局位线，读取操作时N个全局位线输出电信号到每个灵敏放大器阵列；每个灵敏放大器阵列将N个全局位线输入的电信号与每个灵敏放大器阵列对应的读参考信号进行比较，将比较结果输出到对应的错误检测电路；每路错误检测电路对对应的灵敏放大器阵列输入的比较结果中的第一数据进行错误检测，基于检测结果输出第二数据及第二数据对应的校验标志信号到数据输出选择电路；数据输出选择电路从M路错误检测电路输出的第二数据中选择最终数据输出。提高了读取的准确性和可靠性。技术研发人员：许天辉,马向超,王坤受保护的技术使用者：北京新忆科技有限公司技术研发日：技术公布日：2024/5/16