一种存储单元选定电路、阵列、芯片及擦除校验方法与流程

本发明属于存储芯片，特别涉及一种存储单元选定电路、阵列、芯片及擦除校验方法。

背景技术：

1、在存储单元完成擦除操作后，存储芯片需要对被执行擦除操作的存储单元进行擦除校验，现有的擦除校验方法的流程：先通过位线向目标存储单元施加校验电压，再通过校验流过目标存储单元（需要擦除校验的存储单元）的电流是否大于校验电流的方式判断目标存储单元是否擦除到位，具体地，若流过目标存储单元的电流大于校验电流，则表示目标存储单元导通，目标存储单元擦除到位，若流过目标存储单元的电流小于等于校验电流，则表示目标存储单元不导通，目标存储单元擦除不到位。在进行擦除校验时，现有技术需要向字线施加校验电压，由于同一根位线上设有多个存储单元，而每个存储单元产生的电流会累积到相同的位线上，在对目标存储单元进行擦除校验时，目标存储单元以外的其他存储单元会由于过擦除或静态电流等原因产生相应的电流，因此相同位线上若存储单元的数量过多或过擦除严重，此时若预设的校验电压和校验电流不够合理和贴合实际，就可能会出现其他存储单元产生的所有漏电流之和大于校验电流的情况，即现有技术存在即使目标存储单元没有导通，但由于所有漏电流之和大于校验电流而导致该目标存储单元被判断为擦除到位的问题。具体地，以位线上设有1024个存储单元，校验电流为10μa为例，每64个存储单元划分为一个存储块，在对目标存储单元进行擦除校验时，目标存储单元所在的存储块内的其他存储单元的平均漏电流为0.1μa，其他存储块内的存储单元的平均漏电流为4na，因此所有漏电流的和=960（其他存储块的存储单元的总数量）×4na+63（目标存储块所在的存储块内的其他存储单元的总数量）×0.1μa=10.14μa，10.14μa＞10μa，因此即使目标存储单元没有导通，该目标存储单元也会被判断为擦除到位。

2、因此，现有技术有待改进和发展。

技术实现思路

1、本技术的目的在于提供了一种存储单元选定电路、阵列、芯片及擦除校验方法，能够有效地避免出现目标存储单元以外的存储单元产生漏电流而导致目标存储单元的阈值电压被误判的情况，从而有效地解决即使目标存储单元没有导通，但由于目标存储单元以外的存储单元产生的漏电流之和大于校验电流而导致该目标存储单元被判断为擦除到位的问题，进而有效地提高擦除校验的准确度。

2、第一方面，本技术提供一种存储单元选定电路，其包括：

3、多个存储单元，所有存储单元的漏极均通过一个主开关与第一位线的输入端连接，所有存储单元的源极均与公共接地端连接；

4、比较器，其包括第一输入端和第二输入端，第一输入端通过第一位线与目标存储单元的漏极连接，第二输入端与校验电流连接；

5、控制器，与比较器的输出端连接，用于根据比较器的输出判断目标存储单元是否擦除到位。

6、本技术提供的一种存储单元选定电路，包括比较器、控制器和多个存储单元，所有存储单元的漏极均通过一个主开关与第一位线的输入端连接，由于只有在主开关打开时，与该主开关连接的存储单元才能与第一位线的输入端导通，因此在对目标存储单元进行擦除校验时，该技术方案可以通过控制与该目标存储单元的漏极连接的主开关打开和控制与其他存储单元连接的所有主开关关闭的方式使第一位线的输入端仅与目标存储单元导通，即本技术相当于仅向目标存储单元施加校验电压从而产生电流，由于目标存储单元以外的其他存储单元不会产生相应电流累积到位线上，因此本技术能够有效地避免出现目标存储单元以外的存储单元产生漏电流而导致目标存储单元的阈值电压被误判的情况，从而有效地解决即使目标存储单元没有导通，但由于目标存储单元以外的存储单元产生的漏电流之和大于校验电流而导致该目标存储单元被判断为擦除到位的问题，进而有效地提高擦除校验的准确度。

7、进一步地，第一输入端为比较器的正相输入端，第二输入端为比较器的反相输入端。

8、进一步地，相邻的两个存储单元的漏极通过第二位线和一个辅助开关连接。

9、由于相邻的两个存储单元的漏极通过第二位线和一个辅助开关连接，而该技术方案可以通过控制辅助开关关闭或打开的方式控制相邻的两个存储单元的漏极是否导通，因此在研究相邻的两个存储单元的相互影响关系时，该技术方案可以仅使与该相邻的两个存储单元的漏极导通，从而有效地提高研究的准确度。

10、进一步地，主开关包括第一mos管，辅助开关包括第二mos管。

11、进一步地，第一mos管和第二mos管均为nmos管。

12、进一步地，在目标存储单元擦除到位时，该目标存储单元的阈值电压小于预设的目标阈值电压。

13、进一步地，校验电流为10μa，目标阈值电压为6v。

14、第二方面，本发明还提供了一种存储阵列，该存储阵列包括如上述第一方面提供的一种存储单元选定电路。

15、本技术提供的一种存储阵列，包括比较器、控制器和多个存储单元，所有存储单元的漏极均通过一个主开关与第一位线的输入端连接，由于只有在主开关打开时，与该主开关连接的存储单元才能与第一位线的输入端导通，因此在对目标存储单元进行擦除校验时，该技术方案可以通过控制与该目标存储单元的漏极连接的主开关打开和控制与其他存储单元连接的所有主开关关闭的方式使第一位线的输入端仅与目标存储单元导通，即本技术相当于仅向目标存储单元施加校验电压从而产生电流，由于目标存储单元以外的其他存储单元不会产生相应电流累积到位线上，因此本技术能够有效地避免出现目标存储单元以外的存储单元产生漏电流而导致目标存储单元的阈值电压被误判的情况，从而有效地解决即使目标存储单元没有导通，但由于目标存储单元以外的存储单元产生的漏电流之和大于校验电流而导致该目标存储单元被判断为擦除到位的问题，进而有效地提高擦除校验的准确度。

16、第三方面，本发明还提供了一种存储芯片，该存储芯片包括存储阵列，该存储阵列包括如上述第一方面提供的一种存储单元选定电路。

17、本技术提供的一种存储芯片，包括比较器、控制器和多个存储单元，所有存储单元的漏极均通过一个主开关与第一位线的输入端连接，由于只有在主开关打开时，与该主开关连接的存储单元才能与第一位线的输入端导通，因此在对目标存储单元进行擦除校验时，该技术方案可以通过控制与该目标存储单元的漏极连接的主开关打开和控制与其他存储单元连接的所有主开关关闭的方式使第一位线的输入端仅与目标存储单元导通，即本技术相当于仅向目标存储单元施加校验电压从而产生电流，由于目标存储单元以外的其他存储单元不会产生相应电流累积到位线上，因此本技术能够有效地避免出现目标存储单元以外的存储单元产生漏电流而导致目标存储单元的阈值电压被误判的情况，从而有效地解决即使目标存储单元没有导通，但由于目标存储单元以外的存储单元产生的漏电流之和大于校验电流而导致该目标存储单元被判断为擦除到位的问题，进而有效地提高擦除校验的准确度。

18、第四方面，本发明还提供了一种擦除校验方法，该校验擦除校验方法应用在上述第一方面提供的一种存储单元选定电路中，擦除校验方法包括以下步骤：

19、获取目标存储单元的地址信息；

20、根据地址信息控制与目标存储单元的漏极连接的主开关打开，并控制与其他存储单元的漏极连接的主开关关闭；

21、对目标存储单元进行擦除校验。

22、本技术提供的一种擦除校验方法，先获取目标存储单元的地址信息，再根据地址信息控制与目标存储单元的漏极连接的主开关打开，并控制与其他存储单元的漏极连接的主开关关闭，最后对目标存储单元进行擦除校验，由于只有在主开关打开时，与该主开关连接的存储单元才能与第一位线的输入端导通，因此在对目标存储单元进行擦除校验时，该技术方案可以通过控制与该目标存储单元的漏极连接的主开关打开和控制与其他存储单元连接的所有主开关关闭的方式使第一位线的输入端仅与目标存储单元导通，即本技术相当于仅向目标存储单元施加校验电压从而产生电流，由于目标存储单元以外的其他存储单元不会产生相应电流累积到位线上，因此本技术能够有效地避免出现目标存储单元以外的存储单元产生漏电流而导致目标存储单元的阈值电压被误判的情况，从而有效地解决即使目标存储单元没有导通，但由于目标存储单元以外的存储单元产生的漏电流之和大于校验电流而导致该目标存储单元被判断为擦除到位的问题，进而有效地提高擦除校验的准确度。

23、由上可知，本发明提供的一种存储单元选定电路、阵列、芯片及擦除校验方法，包括比较器、控制器和多个存储单元，所有存储单元的漏极均通过一个主开关与第一位线的输入端连接，由于只有在主开关打开时，与该主开关连接的存储单元才能与第一位线的输入端导通，因此在对目标存储单元进行擦除校验时，该技术方案可以通过控制与该目标存储单元的漏极连接的主开关打开和控制与其他存储单元连接的所有主开关关闭的方式使第一位线的输入端仅与目标存储单元导通，即本技术相当于仅向目标存储单元施加校验电压从而产生电流，由于目标存储单元以外的其他存储单元不会产生相应电流累积到位线上，因此本技术能够有效地避免出现目标存储单元以外的存储单元产生漏电流而导致目标存储单元的阈值电压被误判的情况，从而有效地解决即使目标存储单元没有导通，但由于目标存储单元以外的存储单元产生的漏电流之和大于校验电流而导致该目标存储单元被判断为擦除到位的问题，进而有效地提高擦除校验的准确度。