载波信号提取电路及数字解调电路的制作方法

本申请涉及载波通信，特别是涉及一种载波信号提取电路及数字解调电路。

背景技术：

1、在无线通信领域中，调制解调起到关键性的作用，其性能关系到通信系统的稳定性。数字调制解调技术，具有较好的抗噪声性能及低误码率，被广泛应用于无线通信产品中。随着无线通信集成电路的发展趋势，市场对低功耗、低成本、低误码率和高灵敏度的集成芯片的需求日益增长，如移动通信终端、电子仪器设备间通信互联和民用消费电子等领域存在巨大的应用潜力。

2、相移键控（psk）具有较高的抗噪声、低误码率、有效利用频带的性能。psk信号解调方法包括相干解调和非相干解调两种，相干解调包括平方环法、判决反馈环法、costas环法等。非相干解调采用差分解调方法。差分解调方法利用相邻码元之间相位的跳变进行解调，是一种简单的解调算法，但是其抗噪声性能明显低于相干解调，在无线通信产品中达不到低误码率和高灵敏度的需求。

3、相干解调具有较高的抗噪声和高灵敏度的性能，costas环法使用尤其广泛。在costas环进行解调前需要提取载波信号，在此过程中通常会采用高频时钟进行信号的采样，如此会造成提取过程中相关元件也需承受较高的工作频率，从而提高了系统整体能耗，导致系统集成后芯片面积、功耗、成本较大。

技术实现思路

1、本申请提供一种低能耗的载波信号提取电路及数字解调电路。

2、一种载波信号提取电路，包括：

3、时钟生成电路，用于生成滤波时钟信号，以及生成多个频率相同且在时钟周期内相位均匀分布的采样时钟信号；其中所述采样时钟信号的数量值与所述采样时钟信号的频率值之积等于目标频率值，所述滤波时钟信号的频率与各所述时钟信号的频率相同；

4、异步整形电路，用于将载波调制信号由模拟信号转换为数字信号；

5、采样电路，分别与所述时钟生成电路和所述异步整形电路连接，用于根据各所述采样时钟信号分别对转换后的所述载波调制信号进行采样，得到多个采样信号；

6、并行cic滤波器，分别与所述采样电路和所述时钟生成电路连接，用于根据所述滤波时钟信号从各所述采样信号中提取得到载波信号。

7、在一个实施例中，所述并行cic滤波器包括：

8、第一积分器，与所述时钟生成电路连接，用于在所述滤波时钟信号的驱动下接收各所述采样信号，并对各所述采样信号进行积分处理，得到第一目标信号；所述第一目标信号为采用频率等于目标频率值的时钟信号对所述载波调制信号进行采样后，采样得到的信号经积分处理后得到的信号；

9、第二积分器，分别与所述第一积分器、所述采样电路和所述时钟生成电路连接，用于在所述滤波时钟信号的驱动下接收目标采样信号和所述第一目标信号，并对所述目标采样信号和所述第一目标信号进行积分处理，得到第二目标信号；所述滤波时钟信号与所述采样时钟信号的频率相同；所述目标采样信号为各所述采样信号中，除相位最靠后的所述采样信号外，其余的所述采样信号；

10、降采样单元，与所述第二积分器连接，用于对所述第二目标信号进行降采样处理；

11、两个级联连接的梳状滤波器，第一级所述梳状滤波器与所述降采样单元连接，两个所述梳状滤波器用于依次对降采样后的所述第二目标信号进行滤波，得到所述载波信号。

12、在一个实施例中，所述第一积分器包括：

13、第一延时单元；

14、第一加法器，分别与所述时钟生成电路、所述采样电路和所述第一延时单元连接，用于在所述滤波时钟信号的驱动下接收各所述采样信号，并将各所述采样信号和所述第一延时单元输出的第一反馈信号进行求和，得到第一输出信号；

15、所述第一延时单元用于将所述第一输出信号延时所述滤波时钟信号的一个时钟周期，得到所述第一目标信号。

16、在一个实施例中，所述第二积分器包括：

17、第二延时单元；

18、第二加法器，分别与所述时钟生成电路、所述采样电路、所述第一延时单元和所述第二延时单元连接，用于在所述滤波时钟信号的驱动下接收所述目标采样信号和所述第一目标信号，并将所述目标采样信号、所述第一目标信号和所述第二延时单元输出的第二反馈信号进行加权求和，得到第二输出信号；

19、所述第二延时单元用于将所述第二输出信号延时所述滤波时钟信号的一个时钟周期，得到所述第二目标信号。

20、在一个实施例中，各所述采样时钟信号的数量为4个，且各所述采样时钟信号的频率为所述载波信号的频率的8倍。

21、在一个实施例中，所述时钟生成电路包括：

22、振荡器，用于生成第一采样时钟信号；其中所述第一采样时钟信号的频率等于所述载波信号的频率的8倍；

23、第三延时单元，与所述振荡器连接，用于获取所述第一采样时钟信号，并将所述第一采样时钟信号延时所述第一采样时钟信号的四分之一个时钟周期，得到第二采样时钟信号；

24、反相器，与所述振荡器连接，用于获取并翻转所述第一采样时钟信号，得到第三采样时钟信号；

25、第四延时单元，与所述反相器连接，用于获取所述第三采样时钟信号，并将所述第三采样时钟信号延时所述第三采样时钟信号的四分之一个时钟周期，得到第四采样时钟信号。

26、在一个实施例中，所述载波信号提取电路还包括：

27、低噪声放大器，与所述异步整形电路连接，用于对所述载波信号进行信号放大处理。

28、一种数字解调电路，包括载波解调电路，以及上述任一实施例所述的载波信号提取电路。

29、在一个实施例中，所述载波解调电路为costas环解调电路。

30、在一个实施例中，所述时钟生成电路与所述costas环解调电路中的时钟振荡电路为同一电路。

31、上述通过采用多路低倍频的采样时钟替代单路的高频时钟对载波调制信号进行采样，由于各路采样时钟频率相同且在时钟周期内相位分布均匀，从而保证采样信号中载波信息的完整性的同时，也降低了后续并行cic滤波器在提取过程中的工作频率，最终降低了提取过程中的整体能耗，避免系统集成后芯片面积、功耗、成本较大。

技术特征：

1.一种载波信号提取电路，其特征在于，包括：

2.根据权利要求1所述的载波信号提取电路，其特征在于，所述并行cic滤波器包括：

3.根据权利要求2所述的载波信号提取电路，其特征在于，所述第一积分器包括：

4.根据权利要求3所述的载波信号提取电路，其特征在于，所述第二积分器包括：

5.根据权利要求1所述的载波信号提取电路，其特征在于，各所述采样时钟信号的数量为4个，且各所述采样时钟信号的频率为所述载波信号的频率的8倍。

6.根据权利要求5所述的载波信号提取电路，其特征在于，所述时钟生成电路包括：

7.根据权利要求1所述的载波信号提取电路，其特征在于，所述载波信号提取电路还包括：

8.一种数字解调电路，其特征在于，包括载波解调电路，以及权利要求1至7任一项所述的载波信号提取电路。

9.根据权利要求8所述的数字解调电路，其特征在于，所述载波解调电路为costas环解调电路。

10.根据权利要求9所述的数字解调电路，其特征在于，所述时钟生成电路与所述costas环解调电路中的时钟振荡电路为同一电路。

技术总结本申请提供一种载波信号提取电路及数字解调电路，通过采用多路低倍频的采样时钟替代单路的高频时钟对载波调制信号进行采样，由于各路采样时钟频率相同且在时钟周期内相位分布均匀，从而保证采样信号中载波信息的完整性的同时，也降低了后续并行CIC滤波器在提取过程中的工作频率，最终降低了提取过程中的整体能耗，避免系统集成后芯片面积、功耗、成本较大。技术研发人员：请求不公布姓名,请求不公布姓名,请求不公布姓名,请求不公布姓名,请求不公布姓名,请求不公布姓名,请求不公布姓名受保护的技术使用者：深圳数马电子技术有限公司技术研发日：技术公布日：2024/7/23