输出级电路、电子设备及信号输出方法与流程

本发明涉及一种微电子，特别是涉及一种输出级电路、电子设备及信号输出方法。

背景技术：

1、对于需要同时偏置正负电源的电路（例如正负输出的电压放大器），为了可以偏置负电源，电路中需要使用全隔离n型高压管以不影响整个芯片的衬底。在同一个高压bcd（bipolar-cmos-dmos）工艺下，p型高压管的耐压值会远远大于n型全隔离高压管的耐压值，电路的输出峰峰值通常不高于所用n型全隔离高压管的一倍耐压值，输出摆幅较小可能导致长距离传输时信号衰减、易受到外部噪声的干扰、动态范围受限、负载驱动能力差、信号不完整、误码率增加、功率效率低、限制信号处理能力、影响测量精度和分辨率等问题。

2、因此，如何拓展输出摆幅、提高电路性能，已成为本领域技术人员亟待解决的问题之一。

3、应该注意，上面对技术背景的介绍只是为了方便对本发明的技术方案进行清楚、完整的说明，并方便本领域技术人员的理解而阐述的。不能仅仅因为这些方案在本发明的背景技术部分进行了阐述而认为上述技术方案为本领域技术人员所公知。

技术实现思路

1、鉴于以上所述现有技术的缺点，本发明的目的在于提供一种输出级电路、电子设备及信号输出方法，用于解决现有技术中输出摆幅小的问题。

2、为实现上述目的及其他相关目的，本发明提供一种输出级电路，所述输出级电路至少包括：

3、输出模块及偏置模块；其中，

4、所述输出模块包括串联在正电源和负电源之间的放大级及偏置级，所述放大级接收输入信号，所述放大级与所述偏置级的连接节点产生输出信号；所述偏置级包括以共源共栅结构连接的第一全隔离高压nmos管及第二全隔离高压nmos管，所述第一全隔离高压nmos管的栅极连接所述偏置模块输出的第一偏置电压，所述第二全隔离高压nmos管的栅极连接第二偏置电压；

5、所述偏置模块连接所述输出模块，基于所述第一全隔离高压nmos管的源极电压产生并调整所述第一偏置电压，当所述输出信号大于等于所述负电源且小于预设值时使所述第一全隔离高压nmos管工作于线性区，当所述输出信号大于所述预设值且小于等于所述正电源时使所述第一全隔离高压nmos管工作于饱和区，以使得所述输出信号的输出摆幅为所述第一全隔离高压nmos管及所述第二全隔离高压nmos管的耐压值的2倍；其中，所述第一全隔离高压nmos管与所述第二全隔离高压nmos管的耐压值相等。

6、可选地，所述第一全隔离高压nmos管的漏极连接所述输出模块的输出端，源极连接所述第二全隔离高压nmos管的漏极，栅极连接所述第一偏置电压；所述第二全隔离高压nmos管的源极连接所述负电源。

7、更可选地，所述放大级包括第一高压pmos管，所述第一高压pmos管的源极连接所述正电源，漏极连接所述输出模块的输出端，栅极接收所述输入信号。

8、可选地，所述偏置模块包括第一电压跟随单元、第二电压跟随单元及分压单元；所述第一电压跟随单元的高压端连接中间电压，低压端连接所述负电源，输入端连接所述第一全隔离高压nmos管及所述第二全隔离高压nmos管的连接节点；所述第二电压跟随单元的低压端连接所述负电源，输入端连接所述第一电压跟随单元的输出端；所述分压单元连接于所述中间电压与所述第二电压跟随单元的输出端之间，产生所述第一偏置电压；

9、其中，所述中间电压介于所述正电源与所述负电源之间。

10、更可选地，所述第一电压跟随单元包括第三全隔离高压nmos管及第一电阻；所述第三全隔离高压nmos管的漏极连接所述中间电压，栅极作为所述第一电压跟随单元的输入端，漏极经由所述第一电阻连接所述负电源。

11、更可选地，所述第二电压跟随单元包括第二高压pmos管；所述第二高压pmos管的漏极连接所述负电源，栅极作为所述第二电压跟随单元的输入端，源极作为所述第二电压跟随单元的输出端。

12、更可选地，所述分压单元包括第二电阻及第三电阻，所述第二电阻的一端连接所述中间电压，另一端经由所述第三电阻连接所述第二电压跟随单元的输出端；所述第二电阻与所述第三电阻的连接节点作为所述分压单元的输出端。

13、更可选地，所述中间电压为所述正电源与所述负电源的中间值。

14、为实现上述目的及其他相关目的，本发明还提供一种电子设备，所述电子设备至少包括：

15、前级电路及上述输出级电路；

16、所述前级电路连接于所述输出级电路的输入端，基于所述输出级电路输出信号。

17、可选地，所述前级电路为放大电路。

18、为实现上述目的及其他相关目的，本发明还提供一种信号输出方法，基于上述输出级电路实现，所述信号输出方法至少包括：

19、当所述输出级电路的输出信号从所述负电源逐步增大时，产生逐渐增大的第一偏置电压，所述第一偏置电压使所述第一全隔离高压nmos管工作于线性区；在此过程中，所述第一偏置电压大于所述第一全隔离高压nmos管的源极电压，且所述第一偏置电压与所述第一全隔离高压nmos管的源极电压的差值逐渐减小；

20、随着所述输出信号的继续增大，所述第一偏置电压使所述第一全隔离高压nmos管工作于饱和区；在此过程中，所述第一全隔离高压nmos管的源极电压被钳位在所述耐压值与所述负电源的和；

21、所述第二全隔离高压nmos管在第二偏置电压的偏置下始终工作于饱和区，所述输出信号小于所述负电源与2倍耐压值的和。

22、如上所述，本发明的输出级电路、电子设备及信号输出方法，具有以下有益效果：

23、本发明的输出级电路、电子设备及信号输出方法通过负反馈偏置共源共栅器件，来合理的分配整个输出摆幅给两个耐压值只有整个摆幅一半的器件，提高输出摆幅，从而满足可靠性要求。

技术特征：

1.一种输出级电路，其特征在于，所述输出级电路至少包括：

2.根据权利要求1所述的输出级电路，其特征在于：所述第一全隔离高压nmos管的漏极连接所述输出模块的输出端，源极连接所述第二全隔离高压nmos管的漏极，栅极连接所述第一偏置电压；所述第二全隔离高压nmos管的源极连接所述负电源。

3.根据权利要求1或2所述的输出级电路，其特征在于：所述放大级包括第一高压pmos管，所述第一高压pmos管的源极连接所述正电源，漏极连接所述输出模块的输出端，栅极接收所述输入信号。

4.根据权利要求1所述的输出级电路，其特征在于：所述偏置模块包括第一电压跟随单元、第二电压跟随单元及分压单元；所述第一电压跟随单元的高压端连接中间电压，低压端连接所述负电源，输入端连接所述第一全隔离高压nmos管及所述第二全隔离高压nmos管的连接节点；所述第二电压跟随单元的低压端连接所述负电源，输入端连接所述第一电压跟随单元的输出端；所述分压单元连接于所述中间电压与所述第二电压跟随单元的输出端之间，产生所述第一偏置电压；

5.根据权利要求4所述的输出级电路，其特征在于：所述第一电压跟随单元包括第三全隔离高压nmos管及第一电阻；所述第三全隔离高压nmos管的漏极连接所述中间电压，栅极作为所述第一电压跟随单元的输入端，漏极经由所述第一电阻连接所述负电源。

6.根据权利要求4所述的输出级电路，其特征在于：所述第二电压跟随单元包括第二高压pmos管；所述第二高压pmos管的漏极连接所述负电源，栅极作为所述第二电压跟随单元的输入端，源极作为所述第二电压跟随单元的输出端。

7.根据权利要求4所述的输出级电路，其特征在于：所述分压单元包括第二电阻及第三电阻，所述第二电阻的一端连接所述中间电压，另一端经由所述第三电阻连接所述第二电压跟随单元的输出端；所述第二电阻与所述第三电阻的连接节点作为所述分压单元的输出端。

8.根据权利要求4-7任意一项所述的输出级电路，其特征在于：所述中间电压为所述正电源与所述负电源的中间值。

9.一种电子设备，其特征在于，所述电子设备至少包括：

10.根据权利要求9所述的电子设备，其特征在于：所述前级电路为放大电路。

11.一种信号输出方法，基于如权利要求1-8任意一项所述的输出级电路实现，其特征在于，所述信号输出方法至少包括：

技术总结本发明提供一种输出级电路、电子设备及信号输出方法，包括：输出模块，具有串联在正电源和负电源之间的放大级及偏置级，偏置级包括以共源共栅结构连接的第一、第二全隔离高压NMOS管，第一全隔离高压NMOS管的栅极连接第一偏置电压，第二全隔离高压NMOS管的栅极连接第二偏置电压；偏置模块，基于第一全隔离高压NMOS管的源极电压产生并调整第一偏置电压，使得输出信号的输出摆幅为第一、第二全隔离高压NMOS管的耐压值的2倍。本发明可以提高输出摆幅（传统的输出摆幅不高于N型隔离晶体管的一倍耐压值），本发明通过在N型隔离晶体管上设置新型的偏置模块，使输出摆幅达到N型隔离晶体管的两倍耐压值。技术研发人员：陈学峰,张元曦受保护的技术使用者：光梓信息科技（深圳）有限公司技术研发日：技术公布日：2024/7/18