一种三维存储器的制作方法与流程

本发明属于半导体，特别涉及一种三维存储器的制作方法。

背景技术：

1、nor flash是一种非易失性存储器，它的结构存储单元是并行排列的且为行列寻址，最小寻址单位是字节，因其逻辑电路近似于“或非门”而得名nor flash。其特点是具有高读取速度、随机存取能力和高写入耐久性，它的高读取速度使其非常适合用于需要快速读取数据的应用，如微控制器或嵌入式处理器的代码存储。

2、而随着5g、人工智能(ai)以及物联网(iot)等新一代信息技术的迅猛发展，海量且广泛的数据需要存储与处理，对半导体存储器的需求也在快速增长。在现今品类繁多的移动终端上，如可穿戴式设备，需要小尺寸的大容量的嵌入式存储。对nor flash的新需求越来越多，这强烈要求nor flash的新技术进步，目前，nor flash的结构一般为平面型，而平面型的结构会受到工艺节点的限制导致闪存器件中闪存单元的密度受限，从而使闪存器件的集成度较低，体积较大。

技术实现思路

1、本发明的目的在于提供一种三维存储器的制作方法，通过本发明提供的三维存储器的制作方法，能够提高存储器的集成度，简化制作流程，降低生产成本，提高生产效率。

2、为解决上述技术问题，本发明提供一种三维存储器的制作方法，至少包括：

3、提供一衬底；

4、在所述衬底内形成第一隔离结构和第二隔离结构，所述第一隔离结构和第二隔离结构垂直交叉分布，在所述衬底内形成多个垂直沟道，所述第二隔离结构的深度小于所述第一隔离结构的深度；

5、在所述第二隔离结构底部的所述衬底内形成源极，整排所述垂直沟道共用同一所述源极；

6、在所述垂直沟道四周依次形成栅极介质层和金属栅极，所述金属栅极与所述源极垂直分布；以及

7、在所述垂直沟道上形成漏极，所述漏极和所述源极平行设置。

8、在本发明一实施例中，所述制作方法还包括：

9、在形成第一隔离结构后，对所述衬底进行掺杂，形成源掺杂区，所述源掺杂区的深度小于所述第一隔离结构的深度；

10、采用选择性刻蚀回刻所述第一隔离结构，形成第一凹部；以及

11、在所述第一凹部内形成硬掩膜层。

12、在本发明一实施例中，所述制作方法还包括：

13、在所述衬底和所述硬掩膜层上形成图案化光刻胶层，所述图案化光刻胶层上设置多个长条形开口，且所述长条形开口与所述第一隔离结构垂直；

14、以所述图案化光刻胶层为掩膜，刻蚀所述衬底和所述硬掩膜层，形成凹槽，所述凹槽的底部位于所述源掺杂区内；

15、在所述凹槽的侧壁形成保护层，所述保护层暴露所述凹槽底部的所述衬底；

16、在所述凹槽内形成金属层；

17、对所述金属层进行退火处理，形成所述源极，以及

18、去除未反应的所述金属层。

19、在本发明一实施例中，所述制作方法还包括：

20、在形成所述源极后，在所述凹槽内沉积绝缘材料，形成所述第二隔离结构；

21、对所述第二隔离结构和所述保护层进行选择性回刻，所述第二隔离结构的表面低于所述衬底的表面，形成第二凹部；以及

22、在所述第二凹部暴露的所述垂直沟道的侧壁上形成侧墙结构。

23、在本发明一实施例中，所述金属栅极的制作方法包括：

24、在形成侧墙结构后，去除部分所述第二隔离结构、所述保护层以及所述第一隔离结构，形成开孔，所述开孔的底部与所述源掺杂区的表面齐平；以及

25、在所述开孔暴露的所述垂直沟道四周形成栅极介质层；

26、在所述开孔内完全填充金属材料层；以及

27、沿与所述第一隔离结构垂直的方向刻蚀所述金属材料层，形成金属栅极。

28、在本发明一实施例中，所述漏极的制作方法包括：

29、在填充所述金属材料层后，对所述垂直沟道远离所述源极的一端进行掺杂，形成漏掺杂区；

30、在形成金属栅极后，在所述金属栅极之间形成绝缘材料层，在所述绝缘材料层、所述金属栅极和所述衬底上形成层间介质层；

31、在所述层间介质层内形成导电插塞，所述导电插塞与所述漏掺杂区连接：以及

32、在所述层间介质层和所述导电插塞上形成漏极，整排所述垂直沟道共用所述漏极。

33、在本发明一实施例中，所述漏掺杂区的底部所在平面与所述金属栅极顶部所在平面重合，所述漏掺杂区和所述源掺杂区的掺杂类型与所述垂直沟道相反，所述漏掺杂区和所述源掺杂区的掺杂浓度相等。

34、在本发明一实施例中，所述存储器的存储单元的最小面积为4f2。

35、在本发明一实施例中，所述栅极介质层由所述垂直沟道表面起，包括隧穿层、存储层、缓冲层和阻挡层。

36、在本发明一实施例中，所述隧穿层包括依次形成第一隧穿层、第二隧穿层和第三隧穿层，所述第一隧穿层、所述第三隧穿层和所述缓冲层为氧化硅层，所述第二隧穿层和所述存储层为氮化硅层，所述阻挡层为氧化铝层。

37、综上所述，本发明提供一种三维存储器的制作方法，能够简化制作工艺，不需要多余连线，提高三维存储器件的连接性能。能够减少多道光阻，简化制作流程，极大的降低成本，提高生产效率。能够缩减小nor闪存阵列的单元面积，以提高nor闪存的密度，降低成本。能够使沟道的电场分布更加精确，提高存储器的性能。能够提高空穴隧道效率，提高擦除速度，同时降低擦除饱和度，能够减少电荷泄露，提高存储器的可靠性。通过形成三维存储器，能够突破工艺节点限制，提高闪存单元的密度，提高存储器的集成度，从而满足存储器在新一代信息技术的应用。

38、当然，实施本发明的任一产品并不一定需要同时达到以上所述的所有优点。

技术特征：

1.一种三维存储器的制作方法，其特征在于，至少包括：

2.根据权利要求1所述的三维存储器的制作方法，其特征在于，所述制作方法还包括：

3.根据权利要求2所述的三维存储器的制作方法，其特征在于，所述制作方法还包括：

4.根据权利要求3所述的三维存储器的制作方法，其特征在于，所述制作方法还包括：

5.根据权利要求4所述的三维存储器的制作方法，其特征在于，所述金属栅极的制作方法包括：

6.根据权利要求5所述的三维存储器的制作方法，其特征在于，所述漏极的制作方法包括：

7.根据权利要求6所述的三维存储器的制作方法，其特征在于，所述漏掺杂区的底部所在平面与所述金属栅极顶部所在平面重合，所述漏掺杂区和所述源掺杂区的掺杂类型与所述垂直沟道相反，所述漏掺杂区和所述源掺杂区的掺杂浓度相等。

8.根据权利要求1所述的三维存储器的制作方法，其特征在于，所述存储器的存储单元的最小面积为4f2。

9.根据权利要求1所述的三维存储器的制作方法，其特征在于，所述栅极介质层由所述垂直沟道表面起，包括隧穿层、存储层、缓冲层和阻挡层。

10.根据权利要求9所述的三维存储器的制作方法，其特征在于，所述隧穿层包括依次形成第一隧穿层、第二隧穿层和第三隧穿层，所述第一隧穿层、所述第三隧穿层和所述缓冲层为氧化硅层，所述第二隧穿层和所述存储层为氮化硅层，所述阻挡层为氧化铝层。

技术总结本发明公开了一种三维存储器的制作方法，属于半导体技术领域，所述制作方法包括：提供一衬底；在所述衬底内形成第一隔离结构和第二隔离结构，所述第一隔离结构和第二隔离结构垂直交叉分布，在所述衬底内形成多个垂直沟道，所述第二隔离结构的深度小于所述第一隔离结构的深度；在所述第二隔离结构底部的所述衬底内形成源极，整排所述垂直沟道共用同一所述源极；在所述垂直沟道四周依次形成栅极介质层和金属栅极，所述金属栅极与所述源极垂直分布；在所述垂直沟道上形成漏极，所述漏极和所述源极平行设置。通过本发明提供的一种三维存储器的制作方法，能够提高存储器的集成度，简化制作流程，降低生产成本，提高生产效率。技术研发人员：刘佑铭,何学缅受保护的技术使用者：杭州积海半导体有限公司技术研发日：技术公布日：2024/7/23