一种数字时间转换器、数字锁相环及电子设备的制作方法

本技术涉及通信，尤其涉及一种数字时间转换器、数字锁相环及电子设备。

背景技术：

1、锁相环(phase-locked loops，pll)包括鉴相器、环路滤波器和压控振荡器等，是一种利用相位同步产生的电压，去调谐压控振荡器以产生目标频率的负反馈控制系统。按照电路的不同可以将pll分为模拟锁相环(analog phase-locked loop，apll)和数字锁相环(digital phase-locked loop，dpll)，apll中的器件(比如，鉴相器、环路滤波器和压控振荡器等)均由模拟电路实现，dpll中的器件均由数字电路实现，dpll也可以称为全数字锁相环(all digital phase locked loop，adpll)。其中，dpll不仅具备数字电路可靠性高、体积小和成本低等优点，还解决了apll的直流零点漂移和器件饱和等缺点，因此，dpll在调制解调、频率合成、立体声解码、彩色副载波同步和图象处理等方面得到了广泛的应用，数字时间转换器(digital to time converter，dtc)作为apll中鉴相器的主要电路，用于确定输入信号和输出信号之间的相位差。

技术实现思路

1、本技术实施例提供一种数字时间转换器、数字锁相环及电子设备，用于降低数字时间转换器的噪声的同时，提高数字时间转换器的精度和线性度。

2、为达到上述目的，本技术的实施例采用如下技术方案：

3、第一方面，提供一种数字时间转换器，数字时间转换器包括：斜坡发生器，斜坡发生器包括电流模逻辑反相器和充放电电路，充放电电路包括多个电容单元，每个电容单元包括第一电容、传输门和电位控制电路。电流模逻辑反相器的输入端与第一电源端耦合，电流模逻辑反相器的输出端与每个电容单元中第一电容的一端耦合，第一电容的第二端与传输门的第一端耦合，传输门的第二端与电位控制电路的第一端耦合，电位控制电路的第二端与接地端耦合，传输门的第三端和电位控制电路的第三端均与第二电源端耦合。电流模逻辑反相器用于接收第一电源电压，并根据第一电源电压提供输出电压；充放电电路，用于在充电过程中接收输出电压为第一电容充电，以及用于在放电过程中通过电流模逻辑反相器释放第一电容中的电能。

4、上述技术方案中，斜坡发生器包括电流模逻辑反相器，电流模逻辑反相器中的晶体管是三极管，三极管在工作过程中的噪声远远小于mos管的噪声，与cmos反相器构成的斜坡发生器相比，降低了数字时间转换器的噪声，将数字时间转换器应用于dpll中时，可以有效降低数字时间转换器引入dpll的带内噪声，提高dpll的性能；另一方面，利用电流模逻辑的反相器，提高了数字时间转换器的精度和线性度；此外，通过控制充放电电路中电容单元的数量，可以调整数字时间转换器输出信号的延迟，电容单元为无源器件，降低了数字时间转换器的功耗。

5、在第一方面的一种可能的实现方式中，传输门包括：第一子传输门和第二子传输门；第一子传输门的第一端和第二子传输门的第一端均与传输门的第一端耦合，第一子传输门的第二端与传输门的第二端耦合，第二子传输门的第二端与第二电源端耦合。上述可能的实现方式中，分别控制第一子传输门和第二子传输门的导通或关断，从而控制数字时间转换器电荷共享开始的时间，提高了控制数字时间转换器的可控性。

6、在第一方面的一种可能的实现方式中，电位控制电路包括：第一晶体管和第二晶体管；第一晶体管的一极和第二晶体管的一极均与电位控制电路的第一端耦合，第一晶体管的第二极与接地端耦合，第二晶体管的另一极与第二电源端耦合。上述可能的实现方式中，通过控制第一晶体管和第二晶体管的导通或者关断，控制第一电容下极板的电位，从而控制第一电容的初始电压，实现了对数字时间转换器输出信号延迟的调节。

7、在第一方面的一种可能的实现方式中，cml反相器包括：第一三极管、第二三极管、至少一个电阻和电流源；至少一个电阻、第二三极管和电流源串联耦合在第一电源端和接地端之间；第二三极管的一极与至少一个电阻的一端耦合，第二三极管的另一极与电流源的第一端耦合第一节点，第一三极管的一极与第一电源端耦合，第一三极管的另一极与第一节点耦合。上述可能的实现方式中，三极管在工作过程中的噪声较小，降低了cml反相器的噪声，从而降低了时间数字转换器的噪声。

8、在第一方面的一种可能的实现方式中，斜坡发生器还包括：第三晶体管；第三晶体管的一极与第一电源端耦合，第三晶体管的另一极与cml反相器的输出端耦合。上述可能的实现方式中，通过控制第三晶体管的导通或者关断，从而控制充放电电路开始充电或者停止充电。

9、在第一方面的一种可能的实现方式中，斜坡发生器还包括：至少一个第二电容；每个第二电容的一端与第一电源端耦合，每个第二电容的另一端与输入输出端耦合。上述可能的实现方式中，利用至少一个第二电容可以用于调节数字时间转换器输出信号的延迟随控制信号改变的步长，提高数字时间转换器的响应速度。

10、在第一方面的一种可能的实现方式中，数字时间转换器包括：比较器，用于接收输出电压和基准电压，并根据输出电压和基准电压的差值输出输出信号，输出信号用于确定差压信号，差压信号用于表征输出信号和输入信号之间的相位差。上述可能的实现方式中，利用比较器实现了输出信号的翻转。

11、在第一方面的一种可能的实现方式中，在数字时间转换器处于置位阶段时；第一子传输门、第一晶体管、第二晶体管和第一三极管关断；第二子传输门、第二三极管和第三晶体管导通；输出电压被拉升至第一电源电压，在输出电压大于或等于基准电压时，输出信号为高电平。上述可能的实现方式中，置位阶段持续时间较短，使得数字时间转换器可支持更高频率的输入信号。

12、在第一方面的一种可能的实现方式中，在数字时间转换器处于电荷共享阶段时第二子传输门、第二晶体管、第一三极管和第三晶体管关断；第一控制信号、第三控制信号和第六控制信号分别用于导通第一子传输门、第一晶体管和第二三极管导通；输出电压大于基准电压，输出信号为高电平。

13、在第一方面的一种可能的实现方式中，在数字时间转换器处于放电阶段时；第二子传输门、第二晶体管、第二三极管和第三晶体管关断；第一子传输门、第一晶体管和第一三极管导通；在输出电压小于基准电压时，输出信号为低电平。

14、在第一方面的一种可能的实现方式中，数字时间转换器还包括控制电路；控制电路，用于控制第一晶体管、第二晶体管、第三晶体管、第一子传输门、第二子传输门、第一三极管和第二三极管的导通或关断。

15、第二方面，提供一种数字锁相环，数字锁相环包括数字鉴相器、数字环路滤波器和数字压控振荡器，数字鉴相器包括数字时间转换器，数字时间转换器为上述第一方面或第一方面的任一种可能的实现方式所提供的数字时间转换器。数字鉴相器，用于确定输入信号和输出信号之间的相位差，并输出差压信号，数字环路滤波器，用于滤除差压信号中的噪声和干扰，数字压控振荡器，用于基于滤波后的差压信号调整输出信号的频率，使得输入信号和输出信号保持同步。

16、第三方面，提供一种处理器，处理器包括数字锁相环和时钟电路，数字锁相环为上述第二方面所提供的数字锁相环，时钟电路用于产生输入信号，处理器基于输入信号调整输出信号，使得输出信号和输入信号同步。

17、第四方面，提供一种电子设备，电子设备包括处理器和存储器，处理器为上述第三方面所提供的处理器，存储器用于存储数据。

18、可以理解地，上述数字锁相环、处理器和电子设备可以包括上文所提供的数字时间转换器的全部特征，因此，其所能达到的有益效果可参考上文所提供的数字时间转换器的有益效果，此处不再赘述。