一种高集成度、高电源抑制比的压控振荡器的电路的制作方法

本发明主要涉及到集成电路，特指一种高集成度、高电源抑制比的压控振荡器的电路。

背景技术：

1、锁相环是目前最常见的时钟源，随着soc（片上系统）的频率提升、adc(模数转换器)的精度提高，对时钟源的要求也越来越高。soc、adc通常都是混合信号的系统，其电源上的噪声都比较大，因此如何提升锁相环的电源抑制比，减小电源噪声对输出时钟的影响，成为了优化锁相环噪声性能的关键。

2、压控振荡器（voltage controlled oscillator，vco）作为锁相环的核心模块，其噪声性能对输出时钟的噪声性能存在极大的影响。目前，环形vco较于lc vco而言，由于其易于集成、且可以产生多相时钟的优点使其在pll中得以广泛应用，但是其噪声性能和功耗仍需进一步优化。特别是环形vco的电源抑制比较差，外部电源噪声对其噪声性能的影响较大。

3、大部分从业者通常使用一个ldo(low dropout regulator，ldo)为vco提供电源。输出一个不受外部电源电压影响的电压输出，进而使vco受电源噪声的影响大大减小。但是，该方法需要提供一个具有较高电源抑制比的ldo，会显著增加面积和功耗。

4、也有从业者提出通过使用运放对vco的控制电压进行缓冲，减小电源噪声对控制电压的影响，从而减小vco的输出噪声。但是，该方法也需要提供一个高增益的运放，因此也将会显著增加面积和功耗。

5、也就是说，低功耗和高集成度也是目前高性能vco所追求的目标。因此，如何在提高电源抑制比的同时减小功耗与面积目前也是本领域的一个技术难点。

技术实现思路

1、本发明要解决的技术问题就在于：针对现有技术存在的技术问题，本发明提供一种结构更加简单、集成度更高、性能更好的高集成度、高电源抑制比的压控振荡器的电路。

2、为解决上述技术问题，本发明采用以下技术方案：

3、一种高集成度、高电源抑制比的压控振荡器的电路，其包括偏置电路单元、环形振荡电路单元和整形电路单元，所述偏置电路单元用来根据输入的控制电压vctrl为环形振荡电路单元产生偏置电压vctrl_out和足够的带载能力；所述环形振荡电路单元用来在偏置电压vctrl_out控制下产生相应频率的振荡波形；所述整形电路单元用来将所述振荡波形转化为方波输出。

4、作为本发明电路的进一步改进：所述环形振荡电路单元采用四级差分结构延时单元，并采用首尾相连的方式。

5、作为本发明电路的进一步改进：所述四级差分结构延时单元的四级差分结构中，其中三级单元正负相接，一级单元正正相接，使环形振荡电路与频率无关的相移达到180度。

6、作为本发明电路的进一步改进：所述环形振荡电路单元中包括一个差分结构延时单元的结构，所述差分结构延时单元的内部电源电压由vctrl_out提供；所述差分结构延时单元中的m301和m302，m303和m304分别构成了第一反相器和第二反相器，同时m305和m306构成了一对交叉耦合晶体管电路，用来形成正反馈；所述差分结构延时单元的输入信号vin和vip分别驱动第一反相器和第二反相器，当输入信号反转，经过一个延迟时间，输出vop和von将会反转。

7、作为本发明电路的进一步改进：延迟时间的长短由电压vctrl_out、第一反相器、第二反相器和交叉耦合晶体管电路来共同决定。

8、作为本发明电路的进一步改进：所述偏置电路单元工作在高电压hv的电压域，所述环形振荡电路单元和整形电路单元工作在低电压lv的电压域。

9、作为本发明电路的进一步改进：所述偏置电路单元中的第一电流镜用于对带隙基准电流源输出的电流i0进行镜像；所述电流镜单元包括 mos管m501，m502，m505和m511，m512，m513，且均为n型mos管；所述电流镜单元中的晶体管m503作为源级跟随器，控制电压vctrl经过m503后输出vctrl_out电压来给环形振荡电路单元提供电源并控制其振荡频率；所述电流镜单元中的晶体管m504的栅极电压将由钳位电路提供，钳位电路内部晶体管m508、m509、m510采用二极管连接的mos管，为晶体管m504的栅极提供合适的偏置电压，电源电压hv变化时，晶体管m504的栅极电压保持不变；所述电流镜用来为钳位电路提供合适的偏置电流。

10、作为本发明电路的进一步改进：所述整形电路单元中的nmos管m701、m702和m706、m707分别为放大对管，pmos管m703、m704和m708、m709分别构成第二电流镜作为负载，使能信号en通过m700和m706来控制整形电路单元的开、关；上述mos管构成了两个第二电流镜做负载的差分放大器结构，对不是满幅的输入差分信号vop和von进行放大，实现两个差分信号的满摆幅输出；经过两级反相器提供较大的负载驱动能力。

11、与现有技术相比，本发明的优点就在于：

12、1、本发明的高集成度、高电源抑制比的压控振荡器的电路，结构更加简单、集成度更高、性能更好，与之前减小电源噪声的方案相比，本发明的偏置电路利用偏置产生模块和m504、m503管就可以实现高的电源抑制比，简单可靠，面积和功耗的成本很小。

13、2、本发明的高集成度、高电源抑制比的压控振荡器的电路，整形电路采用差分放大器的结构实现差分小信号到单端满摆幅信号的整形放大，降低电源噪声对信号的影响。

14、3、本发明的高集成度、高电源抑制比的压控振荡器的电路，偏置电路模块利用偏置产生模块和nmos管m504来降低电源hv上的噪声对vctrl_out的影响，偏置产生模块用来给m504产生一个与电源无关的偏置电压vbn，为此具有很高的电源抑制比。

15、4、本发明的高集成度、高电源抑制比的压控振荡器的电路，整形电路模块中把环形振荡电路的差分输出信号转换成单端并放大，把信号振幅从vctrl_out放大至满摆幅输出，与此同时还增加了其驱动负载能力。

技术特征：

1.一种高集成度、高电源抑制比的压控振荡器的电路，其特征在于，包括偏置电路单元、环形振荡电路单元和整形电路单元，所述偏置电路单元用来根据输入的控制电压vctrl为环形振荡电路单元产生偏置电压vctrl_out和足够的带载能力；所述环形振荡电路单元用来在偏置电压vctrl_out控制下产生相应频率的振荡波形；所述整形电路单元用来将所述振荡波形转化为方波输出。

2.根据权利要求1所述的高集成度、高电源抑制比的压控振荡器的电路，其特征在于，所述环形振荡电路单元采用四级差分结构延时单元，并采用首尾相连的方式。

3.根据权利要求2所述的高集成度、高电源抑制比的压控振荡器的电路，其特征在于，所述四级差分结构延时单元的四级差分结构中，其中三级单元正负相接，一级单元正正相接，使环形振荡电路与频率无关的相移达到180度。

4.根据权利要求2所述的高集成度、高电源抑制比的压控振荡器的电路，其特征在于，所述环形振荡电路单元中包括一个差分结构延时单元的结构，所述差分结构延时单元的内部电源电压由vctrl_out提供；所述差分结构延时单元中的m301和m302，m303和m304分别构成了第一反相器和第二反相器，同时m305和m306构成了一对交叉耦合晶体管电路，用来形成正反馈；所述差分结构延时单元的输入信号vin和vip分别驱动第一反相器和第二反相器，当输入信号反转，经过一个延迟时间，输出vop和von将会反转。

5.根据权利要求4所述的高集成度、高电源抑制比的压控振荡器的电路，其特征在于，延迟时间的长短由电压vctrl_out、第一反相器、第二反相器和交叉耦合晶体管电路来共同决定。

6.根据权利要求1-5中任意一项所述的高集成度、高电源抑制比的压控振荡器的电路，其特征在于，所述偏置电路单元工作在高电压hv的电压域，所述环形振荡电路单元和整形电路单元工作在低电压lv的电压域。

7. 根据权利要求1-5中任意一项所述的高集成度、高电源抑制比的压控振荡器的电路，其特征在于，所述偏置电路单元中的第一电流镜用于对带隙基准电流源输出的电流i0进行镜像；所述电流镜单元包括 mos管m501，m502，m505和m511，m512，m513，且均为n型mos管；所述电流镜单元中的晶体管m503作为源级跟随器，控制电压vctrl经过m503后输出vctrl_out电压来给环形振荡电路单元提供电源并控制其振荡频率；所述电流镜单元中的晶体管m504的栅极电压将由钳位电路提供，钳位电路内部晶体管m508、m509、m510采用二极管连接的mos管，为晶体管m504的栅极提供合适的偏置电压，电源电压hv变化时，晶体管m504的栅极电压保持不变；所述电流镜用来为钳位电路提供合适的偏置电流。

8.根据权利要求1-5中任意一项所述的高集成度、高电源抑制比的压控振荡器的电路，其特征在于，所述整形电路单元中的nmos管m701、m702和m706、m707分别为放大对管，pmos管m703、m704和m708、m709分别构成第二电流镜作为负载，使能信号en通过m700和m706来控制整形电路单元的开、关；上述mos管构成了两个第二电流镜做负载的差分放大器结构，对不是满幅的输入差分信号vop和von进行放大，实现两个差分信号的满摆幅输出；经过两级反相器提供较大的负载驱动能力。

技术总结本发明公开了一种高集成度、高电源抑制比的压控振荡器的电路，其包括偏置电路单元、环形振荡电路单元和整形电路单元，所述偏置电路单元用来根据输入的控制电压Vctrl为环形振荡电路单元产生偏置电压Vctrl_out和足够的带载能力；所述环形振荡电路单元用来在偏置电压Vctrl_out控制下产生相应频率的振荡波形；所述整形电路单元用来将所述振荡波形转化为方波输出。本发明具有结构更加简单、集成度更高、性能更好等优点。技术研发人员：邓欢,李振涛,唐金波,朱朝峰受保护的技术使用者：湖南毂梁微电子有限公司技术研发日：技术公布日：2024/7/25