eDRAM的制备方法与流程
- 国知局
- 2024-08-02 15:44:26
本发明涉及半导体,尤其涉及一种edram的制备方法。
背景技术:
1、edram(嵌入式动态随机存储器)是将深沟槽电容器的dram和逻辑电路集成在同一晶圆上,edram的存储单元一般包括深沟槽电容器以及与其耦接的mosfet或者finfet。在制备深沟槽电容器前,衬底上会形成氮化层;在制备深沟槽电容器时,氮化层会受到多次刻蚀损伤,导致氮化层损失或氮化层的均匀性变差,氮化层在后续制备中起到重要的作用,氮化层的均匀性差会影响隔离结构的平坦化以及隔离结构的表面均匀性,导致电路不稳定,最终影响edram的可靠性。
技术实现思路
1、本发明的目的在于提供edram的制备方法,保证氮化层的表面均匀性较好,提高edram的可靠性。
2、为了达到上述目的,本发明提供了一种edram的制备方法,包括:
3、提供衬底,所述衬底上形成有由下至上依次堆叠的氮化层和掩模层,且所述衬底、所述氮化层和所述掩模层中形成有若干贯穿所述掩模层、所述氮化层和部分所述衬底的深沟槽,所述深沟槽的内壁形成有介电层且所述深沟槽中填充有第一多晶硅层;
4、刻蚀去除部分厚度的所述掩模层,以暴露部分所述介电层的侧壁;
5、刻蚀去除暴露的所述介电层,以暴露部分所述第一多晶硅层的侧壁;
6、刻蚀去除部分所述第一多晶硅层,以使所述第一多晶硅层的顶面低于所述衬底的顶面;
7、刻蚀去除所述深沟槽侧壁的部分所述介电层,以使所述介电层的顶面和所述第一多晶硅层的顶面齐平;
8、形成第二多晶硅层位于所述第一多晶硅层上,且所述第二多晶硅层的顶面低于所述衬底的顶面;以及,
9、去除所述掩模层,以暴露所述氮化层。
10、可选的,采用湿法刻蚀工艺刻蚀去除部分厚度的所述掩模层。
11、可选的,在提供所述衬底时,所述深沟槽中的所述介电层和所述第一多晶硅层之间形成有导电层。
12、可选的,在刻蚀去除暴露的所述介电层后暴露部分所述阻挡层的侧壁;在刻蚀去除部分所述第一多晶硅层前,还包括:
13、刻蚀去除暴露的所述阻挡层,以暴露部分所述第一多晶硅层的侧壁。
14、可选的,在刻蚀去除所述深沟槽侧壁的部分所述介电层前,还包括:
15、刻蚀去除所述深沟槽侧壁的部分所述阻挡层,以使所述阻挡层的顶面和所述第一多晶硅层的顶面齐平。
16、可选的,在刻蚀去除所述深沟槽侧壁的部分所述介电层后,还包括:
17、继续刻蚀去除所述深沟槽侧壁的部分所述阻挡层,以使所述阻挡层的顶面低于所述第一多晶硅层的顶面。
18、可选的,形成所述第二多晶硅层位于所述第一多晶硅层上的步骤包括:
19、形成所述第二多晶硅层填充所述深沟槽且覆盖所述掩模层;
20、刻蚀去除所述掩模层上的所述第二多晶硅层以及所述深沟槽内的部分所述第二多晶硅层,使得所述第二多晶硅层的顶面低于所述衬底的顶面。
21、可选的,在去除所述掩模层后,还包括:
22、形成图形化的光刻胶层覆盖部分所述氮化层以及相邻两个所述深沟槽内的部分所述第二多晶硅层;
23、以所述图形化的光刻胶层为掩模,刻蚀去除相邻两个所述深沟槽之间的部分所述氮化层和部分所述衬底以及相邻两个所述深沟槽内的部分所述第二多晶硅层形成隔离凹槽;
24、去除所述图形化的光刻胶层。
25、可选的,在形成所述隔离凹槽后,还包括:
26、形成隔离材料层填充所述隔离凹槽且覆盖所述第二多晶硅层和所述氮化层;
27、采用研磨工艺研磨所述隔离材料层,使得所述隔离材料层的顶面和所述氮化层的顶面齐平,研磨后剩余的所述隔离材料层作为隔离结构;
28、去除所述氮化层。
29、可选的,在去除所述氮化层后,还包括:
30、形成字线结构位于所述隔离结构上。
31、在本发明提供的edram的制备方法中,包括:提供衬底,衬底上形成有由下至上依次堆叠的氮化层和掩模层,且衬底、氮化层和掩模层中形成有若干贯穿掩模层、氮化层和部分衬底的深沟槽,深沟槽的内壁形成有介电层且深沟槽中填充有第一多晶硅层;刻蚀去除部分厚度的掩模层,以暴露部分介电层的侧壁;刻蚀去除暴露的介电层,以暴露部分第一多晶硅层的侧壁;刻蚀去除部分第一多晶硅层,以使第一多晶硅层的顶面低于衬底的顶面;刻蚀去除深沟槽侧壁的部分介电层,以使介电层的顶面和第一多晶硅层的顶面齐平;形成第二多晶硅层位于第一多晶硅层上,且第二多晶硅层的顶面低于衬底的顶面;以及,去除掩模层,以暴露氮化层。本发明利用掩模层覆盖氮化层,并刻蚀掩模层的部分厚度,然后通过上述步骤在深沟槽中形成第二多晶硅层,之后去除掩模层暴露出氮化层,氮化层在前道步骤受掩模层保护,使得氮化层未受到刻蚀损伤,氮化层的表面均匀性较好,避免在后续步骤中因氮化层的表面均匀性差影响器件的制备,而影响edram的可靠性;因此,保证氮化层的表面均匀性较好,能够提高edram的可靠性。
技术特征:1.一种edram的制备方法,其特征在于,包括:
2.如权利要求1所述的edram的制备方法,其特征在于,采用湿法刻蚀工艺刻蚀去除部分厚度的所述掩模层。
3.如权利要求1所述的edram的制备方法,其特征在于,在提供所述衬底时,所述深沟槽中的所述介电层和所述第一多晶硅层之间形成有导电层。
4.如权利要求3所述的edram的制备方法,其特征在于,在刻蚀去除暴露的所述介电层后暴露部分所述导电层的侧壁;在刻蚀去除部分所述第一多晶硅层前,还包括:
5.如权利要求3所述的edram的制备方法,其特征在于,在刻蚀去除所述深沟槽侧壁的部分所述介电层前,还包括:
6.如权利要求5所述的edram的制备方法,其特征在于,在刻蚀去除所述深沟槽侧壁的部分所述介电层后,还包括:
7.如权利要求1所述的edram的制备方法,其特征在于,形成所述第二多晶硅层位于所述第一多晶硅层上的步骤包括:
8.如权利要求1所述的edram的制备方法,其特征在于,在去除所述掩模层后,还包括:
9.如权利要求8所述的edram的制备方法,其特征在于,在形成所述隔离凹槽后,还包括:
10.如权利要求9所述的edram的制备方法,其特征在于,在去除所述氮化层后,还包括:
技术总结本发明提供了一种eDRAM的制备方法,包括:提供衬底,衬底上形成有由下至上依次堆叠的氮化层和掩模层,且衬底、氮化层和掩模层中形成有若干深沟槽,深沟槽的内壁形成有介电层且深沟槽中填充有第一多晶硅层;刻蚀去除部分厚度的掩模层,以暴露部分介电层的侧壁;刻蚀去除暴露的介电层,以暴露部分第一多晶硅层的侧壁;刻蚀去除部分第一多晶硅层,以使第一多晶硅层的顶面低于衬底的顶面;刻蚀去除深沟槽侧壁的部分介电层,以使介电层的顶面和第一多晶硅层的顶面齐平;形成第二多晶硅层位于第一多晶硅层上;去除掩模层,以暴露氮化层。本发明能够保证氮化层的表面均匀性较好,提高eDRAM的可靠性。技术研发人员:胡明宇,李亮,李建财受保护的技术使用者:杭州积海半导体有限公司技术研发日:技术公布日:2024/7/25本文地址:https://www.jishuxx.com/zhuanli/20240801/247603.html
版权声明:本文内容由互联网用户自发贡献,该文观点仅代表作者本人。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如发现本站有涉嫌抄袭侵权/违法违规的内容, 请发送邮件至 YYfuon@163.com 举报,一经查实,本站将立刻删除。
下一篇
返回列表