一种异常时钟信号检测装置的制作方法
- 国知局
- 2024-08-02 12:50:02
本技术涉及时钟信号检测,特别是涉及一种异常时钟信号检测装置。
背景技术:
1、目前,所有电子平台都使用晶体振荡器模块和电路作为系统的参考定时。随着汽车行业的智能化快速发展,整车对于时钟的安全要求更高,要求时钟在任何时刻都不能出现异常的问题。
2、现有技术中对于时钟进行检测的方案,一般是通过频率转电压的方式进行检测,但是当系统中出现一个单一周期的时钟出现异常,并且当异常出现之后又立即恢复正常信号时,采用频率转电压的检测方式是无法快速检测到单一周期的时钟异常。
技术实现思路
1、本实用新型所要解决的技术问题是提供一种异常时钟信号检测装置,能够快速锁定单一周期的时钟异常情况。
2、本实用新型解决其技术问题所采用的技术方案是:提供一种异常时钟信号检测装置,包括:
3、移位寄存器,用于接收待测时钟信号,并将待测时钟信号进行移位保存;
4、第一倍频器,用于对所述待测时钟信号进行二倍频处理,生成所述移位寄存器的移位脉冲信号;
5、第一时钟判断单元,将所述移位寄存器中相邻的两个并行输出端口作为输入,用于判断两个输入信号是否相同,并在相同时输出第一异常判定信号。
6、所述移位寄存器为8位以上的移位寄存器。
7、所述的异常时钟信号检测装置还包括:第二时钟判断单元和异常复核单元;所述第一时钟判断单元将所述移位寄存器中相邻的两个低位并行输出端口作为输入,所述第一时钟判断单元的输出端还连接第一锁存器,所述第一锁存器在所述第一时钟判断单元输出第一异常判定信号时,对所述第一异常判定信号进行锁定;所述第二时钟判断单元将所述移位寄存器中相邻的两个高位并行输出端口作为输入,用于判断两个输入信号是否相同,并在相同时输出第二异常判定信号;所述第二时钟判断单元的输出端还连接第二锁存器,所述第二锁存器在所述第二时钟判断单元输出第二异常判定信号时,对所述第二异常判定信号进行锁定;所述异常复核单元将所述第一锁存器的输出和第二锁存器的输出作为输入,并在所述第一锁存器的输出和第二锁存器均有输出时输出时钟异常警告信号。
8、所述第一时钟判断单元包括依次连接的异或门和非门。
9、所述第二时钟判断单元包括依次连接的异或门和非门。
10、所述异常复核单元为与门。
11、所述异常时钟信号检测装置还包括:第二倍频器,将所述移位寄存器的最高位输出端作为输入,用于将输入的信号进行二倍频处理,得到监测时钟信号;所述监测时钟信号作为第一时钟判断单元和第二时钟判断单元的监测时钟。
12、有益效果
13、由于采用了上述的技术方案,本实用新型与现有技术相比,具有以下的优点和积极效果:本实用新型通过移位寄存器对收到的时钟信号进行保存,并将移位寄存器的相邻输出作为时钟判断单元的输入,当时钟判断单元的两个输入相同时,则表示出现单一周期的时钟异常情况,通过这种方式可以快速锁定单一周期的时钟异常情况。
技术特征:1.一种异常时钟信号检测装置,其特征在于,包括:
2.根据权利要求1所述的异常时钟信号检测装置,其特征在于,所述移位寄存器为8位以上的移位寄存器。
3.根据权利要求2所述的异常时钟信号检测装置,其特征在于,还包括:第二时钟判断单元和异常复核单元;所述第一时钟判断单元将所述移位寄存器中相邻的两个低位并行输出端口作为输入,所述第一时钟判断单元的输出端还连接第一锁存器,所述第一锁存器在所述第一时钟判断单元输出第一异常判定信号时,对所述第一异常判定信号进行锁定;所述第二时钟判断单元将所述移位寄存器中相邻的两个高位并行输出端口作为输入,用于判断两个输入信号是否相同,并在相同时输出第二异常判定信号;所述第二时钟判断单元的输出端还连接第二锁存器,所述第二锁存器在所述第二时钟判断单元输出第二异常判定信号时,对所述第二异常判定信号进行锁定;所述异常复核单元将所述第一锁存器的输出和第二锁存器的输出作为输入,并在所述第一锁存器和第二锁存器均有输出时输出时钟异常警告信号。
4.根据权利要求1-3中任一所述的异常时钟信号检测装置,其特征在于,所述第一时钟判断单元包括依次连接的异或门和非门。
5.根据权利要求3所述的异常时钟信号检测装置,其特征在于,所述异常复核单元在所述第一锁存器有输出,且所述第二锁存器未有输出时输出复位信号,所述复位信号用于对所述第一锁存器进行重启。
6.根据权利要求3所述的异常时钟信号检测装置,其特征在于,所述第二时钟判断单元包括依次连接的异或门和非门。
7.根据权利要求3所述的异常时钟信号检测装置,其特征在于,所述异常复核单元为与门。
8.根据权利要求3所述的异常时钟信号检测装置,其特征在于,还包括:第二倍频器,将所述移位寄存器的最高位输出端作为输入,用于将输入的信号进行二倍频处理,得到监测时钟信号;所述监测时钟信号作为第一时钟判断单元和第二时钟判断单元的监测时钟。
技术总结本技术涉及一种异常时钟信号检测装置,包括:移位寄存器,用于接收待测时钟信号,并将待测时钟信号进行移位保存;第一倍频器,用于对所述待测时钟信号进行二倍频处理,生成所述移位寄存器的移位脉冲信号;第一时钟判断单元,将所述移位寄存器中相邻的两个并行输出端口作为输入,用于判断两个输入信号是否相同,并在相同时输出第一异常判定信号。本技术能够快速锁定单一周期的时钟异常情况。技术研发人员:陶伟,梁虎,谢茂长受保护的技术使用者:宁波龙营半导体有限公司技术研发日:20231107技术公布日:2024/8/1本文地址:https://www.jishuxx.com/zhuanli/20240802/238035.html
版权声明:本文内容由互联网用户自发贡献,该文观点仅代表作者本人。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如发现本站有涉嫌抄袭侵权/违法违规的内容, 请发送邮件至 YYfuon@163.com 举报,一经查实,本站将立刻删除。
下一篇
返回列表