存储器装置的制作方法

本发明是有关于一种半导体装置，且特别是有关于一种存储器装置。

背景技术：

1、非易失性存储器装置(如，快闪存储器)由于具有使存入的数据在断电后也不会消失的优点，因此成为个人计算机和其他电子设备所广泛采用的一种存储器装置。

2、目前业界较常使用的快闪存储器阵列包括或非门(nor)快闪存储器与与非门(nand)快闪存储器。由于nand快闪存储器的结构是使各存储单元串接在一起，其集成度与面积利用率较nor快闪存储器佳，已经广泛地应用在多种电子产品中。此外，为了进一步地提升存储器装置的集成度，发展出一种三维nand快闪存储器。然而，仍存在许多与三维nand快闪存储器相关的挑战。

技术实现思路

1、本发明提供一种存储器装置，可以减少多个全域选择线结构的绕线，降低工艺的复杂度。

2、在本发明的一实施例中，一种存储器装置，包括：基底以及堆叠结构。所述基底包括第一存储器阵列区、第二存储器阵列区以及位于所述第一存储器阵列区与所述第二存储器阵列区之间的阶梯结构区。所述多个堆叠结构包括多个绝缘层与多个导体层交替堆叠在所述第一存储器阵列区、第二存储器阵列区以及所述阶梯结构区的所述基底上。在所述第一存储器阵列区、所述第二存储器阵列区以及所述阶梯结构区的所述堆叠结构的下部包括多个全域选择线结构。所述多个全域选择线结构包括第一全域选择线结构与第二全域选择线结构。所述第一全域选择线结构包括第一长条物、第一短条物以及第一连接部。所述第一长条物，在第一方向延伸，从所述第一存储器阵列区，经由所述多个阶梯结构区，连续延伸至所述第二存储器阵列区。所述第一短条物在所述第一方向延伸。所述第一连接部，在第二方向延伸，连接所述第一长条物与所述第一短条物。所述第二全域选择线结构，与所述第一全域选择线结构相邻且被所述第一全域选择线结构分割成彼此分离的两部分。

3、在本发明的一实施例中，一种存储器装置，包括：基底与多个堆叠结构。所述基底包括第一存储器阵列区、第二存储器阵列区以及位于所述第一存储器阵列区与所述第二存储器阵列区之间的阶梯结构区。所述多个堆叠结构包括多个绝缘层与多个导体层交替堆叠在所述第一存储器阵列区、第二存储器阵列区以及所述阶梯结构区的所述基底上。所述多个全域选择线结构包括第一全域选择线结构与第二全域选择线结构。所述第一全域选择线结构包括第一长条物、第一短条物以及第一连接部。所述第一长条物，在第一方向延伸，从所述第一存储器阵列区，连续延伸到所述多个阶梯结构区且连续延伸至所述第二存储器阵列区。所述第一短条物在所述第一方向延伸。所述第一连接部，在第二方向延伸，连接所述第一长条物与所述第一短条物。所述第二全域选择线结构，与所述第一全域选择线结构相邻且被所述第一全域选择线结构分割成彼此分离的两部分。所述底墙分隔所述第二全域选择线结构与所述第一全域选择线结构。所述多个绝缘层与所述多个导体层彼此堆叠在所述第一全域选择线结构上。在所述第一全域选择线结构的所述第一长条物、所述第一短条物以及所述第一连接部上方的每一所述多个导体层为一体的。

4、基于上述，本发明实施例的多个全域选择线结构是直接通过堆叠结构的下部图案化与布局而将其阶梯部设置成彼此相邻，而无须再通过金属内连线，因此，可以减少绕线，降低工艺的复杂度。

技术特征：

1.一种存储器装置，包括：

2.根据权利要求1所述的存储器装置，其中所述基底包括第一区块，所述第一区块包括第一区、第二区、第三区与第四区，所述第一存储器阵列与所述第二存储器阵列分别设置在所述第一区、所述第二区、所述第三区与所述第四区的第一端与第二端。

3.根据权利要求2所述的存储器装置，其中所述基底包括第一区块，

4.根据权利要求3所述的存储器装置，其中所述多个全域选择线结构还包括：

5.根据权利要求4所述的存储器装置，其中所述第一全域选择线结构的所述第一短条物具有第一阶梯部，所述第二全域选择线结构的所述第二短条物具有第二阶梯部，所述第三全域选择线结构具有第三阶梯部以及所述第四全域选择线结构具有第四阶梯部，其中所述第一阶梯部与所述第四阶梯部相对设置在所述第四区；所述第二阶梯部与所述第三阶梯部相对设置在所述第三区。

6.根据权利要求5所述的存储器装置，其中所述第一阶梯部与所述第四阶梯部对称，所述第二阶梯部与所述第三阶梯部对称。

7.根据权利要求5所述的存储器装置，还包括：

8.根据权利要求5所述的存储器装置，还包括：

9.一种存储器装置，包括：

10.根据权利要求9所述的存储器装置，其中

技术总结本公开提供了一种存储器装置，包括：基底与堆叠结构。堆叠结构的下部包括第一全域选择线结构与第二全域选择线结构。所述第一全域选择线结构包括第一长条物、第二短条物与位于第一长条物、第二短条物之间的第一连接部。所述第一长条物与所述第二短条物在第一方向延伸，所述第一连接部在不同于所述第一方向的第二方向延伸，所述第一长条物从第一存储器阵列区经过阶梯结构区连续延伸至第二存储器阵列区。所述第二全域选择线结构与所述一全域选择线结构相邻，被所述第一全域选择线结构的所述第一连接部分割成彼此分离的两部分。技术研发人员：郑宸语,韩宗廷受保护的技术使用者：旺宏电子股份有限公司技术研发日：技术公布日：2024/8/20