解扩器的低功耗实现方法、装置、设备及存储介质与流程

本发明涉及解扩器，具体地解扩器的低功耗实现方法、装置、设备及存储介质，更为具体地涉及超宽带系统解扩器的低功耗实现方法、装置、设备及存储介质。

背景技术：

1、根据协议，解扩器接收数字前端处理过的iq采样数据，和扩频码对应相乘，再计算累加和得到对应相位的解扩值。在捕获阶段，扩频码长度最大为1016，因此需要计算出1016个相位点的解扩值，然后找出1016个解扩值中最大值的相位位置作为捕获成功的判决条件。

2、为了计算每个相位点的解扩值，现有方案设计了iq移位寄存器，每个采样时钟第一个寄存器接收新的数据，后面的寄存器挨个移位数据。移位寄存器收集满第一组1016个iq采样数据，和1016个扩频码对应相乘再累加，才会得到第一个相位点的解扩值，现有设计的预充过程如图1所示；下一个时钟周期再移位得到新的1016个iq数据，计算出第二个相位的数据，其他相位点解扩值计算依次类推，如图2所示。

3、解扩输入的iq两路数据位宽为nb it，按照最大使用场景，设n＝8，每个系统时钟周期内寄存器的翻转比特数为：1016*2(iq两路)*8(iq数据比特位宽)；如此大的寄存器翻转率会造成非常高的动态功耗，增加了使用成本，严重则可能降低性能和工作效率。

4、而解扩器工作在pay l oad解调阶段时，因为接收的是多径信号，需要计算出128个相位点的解扩值，使用的计算方法和捕获阶段一致，但数据量和扩频码长度小了很多，现有技术并没有对此加以区分，依然是对1016组数据进行移位存储，相关计算时只截取一部分数据，这也造成了很大的功耗浪费。

技术实现思路

1、本发明的主要目的在于解决现有技术中寄存器的翻转率造成非常高的动态功耗、增加了使用成本的问题。

2、本发明第一方面提供了一种解扩器的低功耗实现方法，包括：

3、在预充阶段，解扩器根据移位计数器的值，将每组m个经过数字前端处理后的adc采样信号存储到相应的寄存器中，直至完成n组处理后的adc采样信号的存储；

4、预充阶段结束后，将移位计数器值置0，进入新的时钟周期，解扩器将接收到的当前时钟周期内的m个数字前端处理后的adc采样信号更新至相应的寄存器中，并和相应的移位存储扩频码序列进行相关运算得到相应的解扩值，移位计数器值加1，重复触发执行，直至完成n组寄存器的相关运算，获得相应的解扩值。

5、可选的，在本发明第一方面的第一种实现方式中，所述将每组m个经过数字前端处理后的adc采样信号存储到相应的寄存器中，直至完成n组处理后的adc采样信号的存储，包括：

6、解扩器将接收到的n组经过数字前端处理后的adc采样信号采用地址映射的方式存储到相应的寄存器中。

7、可选的，在本发明第一方面的第二种实现方式中，所述在预充阶段，解扩器根据移位计数器的值，将每组m个经过数字前端处理后的adc采样信号存储到相应的寄存器中，直至完成n组处理后的adc采样信号的存储，包括：

8、在数字前端输出第一组处理后的adc采样信号时，解扩器使能打开，接收第一个处理后的adc采样信号；

9、所述解扩器连续n个时钟周期接收n组数字前端处理后的adc采样信号，分别存储在对应的寄存器中；

10、其中，预充阶段开始时，寄存器移位计数器开始计时；当移位计数器值为0时，将在第一个时钟周期内解扩器接收到的处理后的adc采样信号存储到第一组m个寄存器中；当移位计数器值为1时，将在第二个时钟周期内解扩器接收到的处理后的adc采样信号存储到第二组m个寄存器中；以此类推，直至当计数器值为n-1时，将在第n个时钟周期内解扩器接收到的处理后的adc采样信号存储到第n组m个寄存器中。

11、可选的，在本发明第一方面的第三种实现方式中，所述方法还包括：在数字前端输出第一组处理后的adc采样信号时，解扩器使能打开，生成扩频码的初始值，并存储在扩频码寄存器中；

12、所述扩频码的长度为n，与相应的处理后的adc采样信号进行相关运算，获得相应的解扩值。

13、可选的，在本发明第一方面的第四种实现方式中，所述预充阶段结束后，将移位计数器值置0，进入新的时钟周期，解扩器将接收到的当前时钟周期内的m个数字前端处理后的adc采样信号更新至相应的寄存器中，并和相应的移位存储扩频码序列进行相关运算得到相应的解扩值，移位计数器值加1，重复触发执行，直至完成n组寄存器的相关运算，获得相应的解扩值，包括：

14、预充阶段结束后，移位计数器值归0，进入新的时钟周期；

15、在当前时钟周期内，解扩器将当前接收到的m个数字前端处理后的adc采样信号存入第一组m个寄存器中；

16、同时，将扩频码序列进行移位，包括：将原扩频序列0号位置的值移位到(n-1)号位置进行存储，原扩频序列1号位置的值移位至0号位置进行存储，以此类推，直至将(n-1)号位置的值移位至(n-2)号位置进行存储；

17、将更新后的n组寄存器中存储的相关数据和更新后的n个扩频码序列一一对应并进行相关运算，得到m个相关结果；其中，m个相关结果为相应的m个相位的解扩值；

18、当位移计数器值为1时，则进入下一个时钟周期，解扩器将当前接收到的m个数据前端处理后的adc采样信号存入第二组m个寄存器中；

19、同时，将扩频码序列再次进行移位；将更新后的n组寄存器中存储的相关数据和更新后的n个扩频码序列一一对应并进行相关运算，得到m个相关结果；

20、重复触发执行，直至完成n组寄存器的相关运算，获得相应的解扩值。

21、可选的，在本发明第一方面的第五种实现方式中，所述方法还包括：对pay l oad解调数据进行解扩；

22、预充阶段结束后，将移位计数器值置0，进入新的时钟周期，解扩器将接收到的当前时钟周期内的m个数字前端处理后的adc采样信号更新至相应的寄存器中，并和相应的移位存储扩频码序列进行相关运算得到相应的解扩值，移位计数器值加1，重复触发执行，直至完成18组寄存器的相关运算，获得相应的解扩值。

23、可选的，在本发明第一方面的第六种实现方式中，所述预充阶段结束后，将移位计数器值置0，进入新的时钟周期，解扩器将接收到的当前时钟周期内的m个数字前端处理后的adc采样信号更新至相应的寄存器中，并和相应的移位存储扩频码序列进行相关运算得到相应的解扩值，移位计数器值加1，重复触发执行，直至完成18组寄存器的相关运算，获得相应的解扩值，包括：

24、预充阶段结束后，移位计数器值归0，进入新的时钟周期；

25、在当前时钟周期内，解扩器将当前接收到的m个数字前端处理后的adc采样信号存入第一组m个寄存器中；

26、同时，将扩频码序列进行移位，包括：将原扩频序列0号位置的值移位到17号位置进行存储，原扩频序列1号位置的值移位至0号位置进行存储，以此类推，直至将17号位置的值移位至16号位置进行存储；

27、将更新后的18组寄存器中存储的相关数据和更新后的18个扩频码序列一一对应并进行相关运算，得到m个相关结果；其中，m个相关结果为相应的m个相位的解扩值；

28、当位移计数器值为1时，则进入下一个时钟周期，解扩器将当前接收到的m个数据前端处理后的adc采样信号存入第二组m个寄存器中；

29、同时，将扩频码序列再次进行移位；将更新后的18组寄存器中存储的相关数据和更新后的18个扩频码序列一一对应并进行相关运算，得到m个相关结果；

30、重复触发执行，直至完成18组寄存器的相关运算，获得相应的解扩值。

31、本发明第二方面提供了一种解扩器的低功耗实现系统，包括：

32、预充阶段模块，用于在预充阶段，解扩器根据移位计数器的值，将每组m个经过数字前端处理后的adc采样信号存储到相应的寄存器中，直至完成n组处理后的adc采样信号的存储；

33、解扩值获取模块，用于在预充阶段结束后，将移位计数器值置0，进入新的时钟周期，解扩器将接收到的当前时钟周期内的m个数字前端处理后的adc采样信号更新至相应的寄存器中，并和相应的移位存储扩频码序列进行相关运算得到相应的解扩值，移位计数器值加1，重复触发执行，直至完成n组寄存器的相关运算，获得相应的解扩值。

34、可选的，在本发明第二方面的第一种实现方式中，所述将每组m个经过数字前端处理后的adc采样信号存储到相应的寄存器中，直至完成n组处理后的adc采样信号的存储，包括：解扩器将接收到的n组经过数字前端处理后的adc采样信号采用地址映射的方式存储到相应的寄存器中。

35、可选的，在本发明第二方面的第二种实现方式中，所述预充阶段模块包括：在数字前端输出第一组处理后的adc采样信号时，解扩器使能打开，接收第一个处理后的adc采样信号；所述解扩器连续n个时钟周期接收n组数字前端处理后的adc采样信号，分别存储在对应的寄存器中；其中，预充阶段开始时，寄存器移位计数器开始计时；当移位计数器值为0时，将在第一个时钟周期内解扩器接收到的处理后的adc采样信号存储到第一组m个寄存器中；当移位计数器值为1时，将在第二个时钟周期内解扩器接收到的处理后的adc采样信号存储到第二组m个寄存器中；以此类推，直至当计数器值为n-1时，将在第n个时钟周期内解扩器接收到的处理后的adc采样信号存储到第n组m个寄存器中。

36、可选的，在本发明第二方面的第三种实现方式中，所述装置还包括：扩频码生成模块，用于在数字前端输出第一组处理后的adc采样信号时，解扩器使能打开，生成扩频码的初始值，并存储在扩频码寄存器中；所述扩频码的长度为n，与相应的处理后的adc采样信号进行相关运算，获得相应的解扩值。

37、可选的，在本发明第二方面的第四种实现方式中，所述解扩值获取模块包括：预充阶段结束后，移位计数器值归0，进入新的时钟周期；在当前时钟周期内，解扩器将当前接收到的m个数字前端处理后的adc采样信号存入第一组m个寄存器中；同时，将扩频码序列进行移位，包括：将原扩频序列0号位置的值移位到(n-1)号位置进行存储，原扩频序列1号位置的值移位至0号位置进行存储，以此类推，直至将(n-1)号位置的值移位至(n-2)号位置进行存储；将更新后的n组寄存器中存储的相关数据和更新后的n个扩频码序列一一对应并进行相关运算，得到m个相关结果；其中，m个相关结果为相应的m个相位的解扩值；当位移计数器值为1时，则进入下一个时钟周期，解扩器将当前接收到的m个数据前端处理后的adc采样信号存入第二组m个寄存器中；同时，将扩频码序列再次进行移位；将更新后的n组寄存器中存储的相关数据和更新后的n个扩频码序列一一对应并进行相关运算，得到m个相关结果；重复触发执行，直至完成n组寄存器的相关运算，获得相应的解扩值。

38、可选的，在本发明第二方面的第五种实现方式中，所述装置还包括：pay l oad解调数据解扩模块，用于对pay l oad解调数据进行解扩；

39、预充阶段结束后，将移位计数器值置0，进入新的时钟周期，解扩器将接收到的当前时钟周期内的m个数字前端处理后的adc采样信号更新至相应的寄存器中，并和相应的移位存储扩频码序列进行相关运算得到相应的解扩值，移位计数器值加1，重复触发执行，直至完成18组寄存器的相关运算，获得相应的解扩值。

40、可选的，在本发明第二方面的第六种实现方式中，所述pay l oad解调数据解扩模块包括：

41、预充阶段结束后，移位计数器值归0，进入新的时钟周期；

42、在当前时钟周期内，解扩器将当前接收到的m个数字前端处理后的adc采样信号存入第一组m个寄存器中；

43、同时，将扩频码序列进行移位，包括：将原扩频序列0号位置的值移位到17号位置进行存储，原扩频序列1号位置的值移位至0号位置进行存储，以此类推，直至将17号位置的值移位至16号位置进行存储；

44、将更新后的18组寄存器中存储的相关数据和更新后的18个扩频码序列一一对应并进行相关运算，得到m个相关结果；其中，m个相关结果为相应的m个相位的解扩值；

45、当位移计数器值为1时，则进入下一个时钟周期，解扩器将当前接收到的m个数据前端处理后的adc采样信号存入第二组m个寄存器中；

46、同时，将扩频码序列再次进行移位；将更新后的18组寄存器中存储的相关数据和更新后的18个扩频码序列一一对应并进行相关运算，得到m个相关结果；

47、重复触发执行，直至完成18组寄存器的相关运算，获得相应的解扩值。

48、本发明第三方面提供了一种存储有计算机程序的计算机可读存储介质，所述计算机程序被处理器执行时实现上述所述的解扩器的低功耗实现方法的步骤。

49、本发明第四方面提供了一种电子设备，包括存储器、处理器及存储在所述存储器上并可在所述处理器上运行的计算机程序，所述计算机程序被处理器执行时实现上述所述的解扩器的低功耗实现方法的步骤。

50、与现有技术相比，本发明具有如下的有益效果：

51、1、本发明提出了一种解扩器的低功耗实现方法、装置、设备及存储介质，通过移位存储扩频码序列，代替原有的数据移位存储，而数据采用地址映射的方式存储，并没有改变数据和扩频码的对应关系，同时数据共用一套扩频码，因次，在每个时钟周期下，以最大使用场景为例，寄存器翻转次数由128*8*2*8＝214＝16384，降低为128*2＝28＝256，寄存器翻转次数降低了1/64，可以预见节省的动态功耗是非常可观的；

52、2、本发明数据存储方式发生改变而引起的实现复杂程度、以及带来的额外存储需求是很小的，对设计的时序也无需做大的调整，所以对接收机整体工作过程的影响不明显；

53、3、本发明提出用扩频码移位代替数据移位的方式，在满足扩频码和解扩输入数据可以一一对应，得到正确解扩值的的同时，还极大减少了每个时钟周期内寄存器的翻转比特数，从而降低了动态功耗。